전세계 1위 반도체 파운드리 기업 TSMC가 7nm 공정으로 제작 된 10억 번째 칩을 출하했다고 발표했다. 이 다이가 하나의 큰 직사각형 웨이퍼로 결합되면 13개의 뉴욕시 블록을 덮을 크기다.

 

TSMC의 7nm 공정은 2년 전인 2018년 4월 양산에 들어간 N7 노드로 데뷔했으며 팹은 이후 수십 개의 다른 클라이언트에서 애플, 퀄컴, AMD와 같은 7nm 칩을 대량 생산했다. 현재는 N7의 개선 된 N7e 및 N7P(DUV)로 수익을 창출하는 동시에 중요한 EUV 기반 N7+ 노드를 실행하여 N6와 같은 미래 노드로 이어질 것이다. TSMC 성장의 대부분은 고급 시스템 반도체, 5G 모뎀, 애플리케이션 프로세서 등에 의해 추진되기 때문에 세계 최고의 반도체 생산 기술을 과시하고 있다.

반응형
Posted by 랩터 인터내셔널

세계 반도체 파운드리 시장의 독보적인 1위 TSMC(Taiwan Semiconductor Manufacturing Company)는 7nm 프로세서(N7)를 베이스로 미세화를 추진한 6nm 프로세스(N6)를 발표했다.

 

N6은 이미 리스크 생산이 시작된 N7+에서 채택되고 있는 극자외선(EUV)노광 기술이 이용되고 있으며 N7 프로세스 보다 18% 향상 된 밀도를 실현한다.

 

디자인은 N7과 호환성을 갖춰 포괄적인 디자인 에코 시스템을 재활용 할 수 있어 한정된 엔지니어링 자원에서 빠르게 매끄러운 회유 경로를 제공한다는 방침이다.

 

2020년 1분기에 N6의 리스크 생산 시작이 예정되어 있으며 모바일 및 AI, 네트워킹, 5G 인프라, GPU, HPC 등을 타겟으로 한다.

반응형
Posted by 랩터 인터내셔널

 

 

AMD의 신형 라데온7이 마침내 발매 되었습니다.


 

 


라데온7은 GPU 측면으로 종합 16GB HBM2 메모리가 장착되어 있습니다.


aHR0cDovL21lZGlhLmJlc3RvZm1pY3JvLmNvbS9D

라데온7의 GPGPU 연산 성능은 FP16과 FP32 모두 RTX 2080보다 떨어지며 FP64는 앞섭니다.


aHR0cDovL21lZGlhLmJlc3RvZm1pY3JvLmNvbS9T


라데온7의 아키텍처 다이어그램 입니다.


T1.jpg


라데온7의 GPU 아키텍처는 베가20 입니다. 세이더는 3840 유닛, 텍스처 240 유닛, 베이스 클럭 1400, 부스트 클럭 1750, 4096비트 16GB HBM2를 장착하고 있습니다. 또한 ROP는 64 유닛, L2캐시는 4MB, 트랜지스터는 13.2B, 다이사이즈는 331mm2이며 TDP는 300와트 입니다. 추가적인 텐서 코어와 RT 코어 또한 없습니다.



 




카드 구성입니다.


Ashes of the Singularity - FPS - 2560x1440, DX12, 4x MSAA Crazy


Battlefield V - FPS - 2560x1440, DX12 Ultra


Destiny 2 - FPS - 2560x1440, DX11, SMAA Highest


Far Cry 5 - FPS - 2560x1440, DX11 Ultra



Grand Theft Auto V - FPS - 2560x1440, DX11, 4x MSAA Very High


Metro  Last Light - FPS - 2560x1440, DX11, SSAA Very High


Rise of the Tomb Raider - FPS - 2560x1440, DX12, SSAA Very High


Tom Clancy\'s The Division - FPS - 2560x1440, DX12 Ultra


Tom Clancy\'s Ghost Recon - FPS - 2560x1440, DX11 Very High


The Witcher 3 - FPS - 2560x1440, DX11 Ultra


Wolfenstein II  The New Colossus - FPS - 2560x1440, Vulkan Ãber, TSSAA (8TX)


Ashes of the Singularity - FPS - 3840x2160, DX12 Extreme


Battlefield V - FPS - 3840x2160, DX12 Ultra


Destiny 2 - FPS - 3840x2160, DX11 Highest


Far Cry 5 - FPS - 3840x2160, DX11 Ultra


Grand Theft Auto V - FPS - 3840x2160, DX11 Very High

Metro  Last Light - FPS - 3840x2160, DX11 Very High


Rise of the Tomb Raider - FPS - 3840x2160, DX12 Very High


Tom Clancy\'s The Division - FPS - 3840x2160, DX12 Ultra


Tom Clancy\'s Ghost Recon - FPS - 3840x2160, DX11 Very High


The Witcher 3 - FPS - 3840x2160, DX11 Ultra


Wolfenstein II  The New Colossus - FPS - 3840x2160, Vulkan Ultra, TSSAA (8TX)


aHR0cDovL21lZGlhLmJlc3RvZm1pY3JvLmNvbS9S


aHR0cDovL21lZGlhLmJlc3RvZm1pY3JvLmNvbS9S



y side.


AMD Radeon VII

Nvidia GeForce RTX 2080 FE

Maximum Fan Speed, Open Test Bench

2,927 RPM (Gaming workload)

1,907 RPM (Gaming workload)

Average Fan Speed, Open Test Bench

2,911 RPM (Warmed up)

1,887 RPM  (Warmed up)

Maximum Fan Speed, Closed Case

2,949 RPM (Gaming workload)

1,959 RPM (Gaming workload)

Average Fan Speed, Closed Case

2,927 RPM (Warmed up)

1,942 RPM (Warmed up)

Peak Noise Measurements (Gaming workload) 

49.2 dB(A), Closed case

39.6 dB(A), Closed case

Idle Noise Measurements

32.1 dB(A)

31.3 dB(A)


출처 - https://www.tomshardware.com

 

반응형
Posted by 랩터 인터내셔널
photo001_l.jpg


첨단 로직 반도체 양산을 위한 EUV(Extreme Ultra-Violet:극 자외선) 노광 기술의 미래 그림이 드러났다. 7nm세대 기술 노드부터 양산을 올해(2019년)를 시작으로 2년~3년의 간격으로 차세대 기술 노드로 이행한다.


즉 5nm세대의 양산 개시는 2021년, 3nm세대의 양산 개시가 2023년이라는 것은 EUV 노광 기술의 개발이 비교적 순조롭게 진행되었을 때의 스케줄이다. 다시 다음 세대인 2nm세대 기술 노드에 대해서는 다소 모호하다. 양산 개시 시기는 빨라도 2026년이 될 것으로 보인다.



해상도(하프 피치)를 결정하는 것은 파장과 개구수, 프로세스 계수

기술 노드의 이행은 반도체 노광 기술의 해상도(하프 피치) 향상이 이끈다. ArF 액침노광 기술이나 EUV 노광 기술 등의 해상도(R)는 노광의 파장(λ)에 비례하고 광학계의 개구 수(NA)에 반비례한다. 즉 해상도를 높이려면 파장을 짧게 하고 개구 수를 불리는 것이 필요하다. 실제로는 "프로세스 계수(k1)"로 불리는 상수에도 해상도는 비례한다. 이 프로세스 계수를 낮추면 해상도가 올라간다. 다만 프로세스 계수의 최소 한계치는 0.25, 앞 이하로 할 수 없다.



photo002_l.jpg


ArF 액침노광 기술이나 EUV 노광 기술 등에서는 광원의 파장이 고정되어 움직일 수 없다. 덧붙여 ArF 액침노광의 파장은 193nm, EUV 노광의 파장은 13.5nm. 양자에게 10배를 넘는 격차가 있어 단순 계산에서 EUV 노광이 압도적으로 유리한 것을 알 수 있다.


ArF 노광 기술까지의 이른바 광 리소그래피(노광)기술에서는 개구수를 높이는 것이 해상도 향상의 유력한 수단이 되어 왔다. 구체적으로는 노광 장치인 스테파나 스캐너 등의 광학계를 개량함으로써 개구수를 상승시켜 왔다.


이것에 비해 EUV 노광 기술은 개구수는 별로 움직일 수 없다. X선의 반사 광학계를 사용하는 EUV 노광기술에서는 광학계가 매우 복잡한 구조로 되어 있으며 광학계의 변경은 막대한 개발투자를 수반한다. 이 때문에 EUV 노광 장치로 개구수가 변경된 것은 과거에 한 번 밖에 없다. 초기 EUV 스캐너의 개구수는 0.25이며 현행 기종의 개구수는 0.33이다. 모두 ArF 드라이 노광의 최고치인 0.93에 비하면 상당히 낮다.


그리고 향후 몇 년은 개구수가 0.33의 EUV 스캐너를 사용하면서 해상도를 높여 간다. 바꿔 말하면 같은 개구수의 노광 장치로 하프 피치를 미세화해 나가게 된다.



프로세스 계수를 단계적으로 낮춰 해상도를 높이다

이 때문에 미세화의 기법은 상당히 한정되어 있다. 파장과 개구 수가 고정되어 있으므로 나머지는 프로세스 계수밖에 없다. 광학적으로는 프로세스 계수를 줄이는 것으로 해상도를 향상시킬 수 있고, ArF 액침노광 기술과 마찬가지로 멀티 패터닝 기술과 조합함으로써 프로세스 계수를 실질적으로 내리는 수법이 사용된다. 그리고 기계적으로는 노광 장치의 중첩 오차를 줄일 필요가 있다.


photo003_l.jpg


EUV 노광 장치 제조사인 ASML은 EUV 노광 기술의 향후 미세화를 4가지 기술 세대로 나누어 논하고 있다. 현행 세대가 제 1세대로 7nm 로직 양산에 적용되는 세대이기도 하다. 프로세스 계수는 0.45 안팎이다.


 이어 2세대에서는 프로세스 계수를 0.40 미만으로 낮춘다. 노광 기술 하드웨어(광학)계와 소프트웨어(레지스트)를 개량함으로써 실현한다. 기본적으로 현행 기술의 개량이다.


그리고 제 3세대에서는 프로세스 계수를 0.30 아래로 낮춘다. 실현에는 현행 기술의 개량만으로는 어려운 멀티 패터닝 기술과 새로운 재료의 마스크, 새로운 재료의 레지스트라는 요소 기술의 도입이 필요하다고 한다. 또 제 4세대에서는 프로세스 계수를 내리지 못하는 점에서 개구 수를 0.55로 높인 광학계를 개발한다.




photo004_l.jpg


ASML이 공표한 기술 세대의 자료에서는 프로세스 계수의 값이 구체적으로는 기술되어 있지 않다. 거기서 가의 값을 입력함으로써 해상도가 어느 정도까지 향상되는지를 계산해 보면 현행 세대(제 1세대)의 프로세스 계수가 0.46이라고 하면 대응하는 해상도(하프 피치)는 19nm.


제 2세대 프로세스 계수는 0.39로 하면 대응하는 해상도는 16nm. 최첨단 로직기술 노드라면 7nm세대에서 5nm세대의 양산에 적용할 수 있다. 제 3세대 프로세스 계수는 0.29로 하면 대응하는 해상도는 12nm. 최첨단 로직기술 노드는 5nm세대에서 3nm세대의 양산에 적용할 수 있다.


그리고 제 4세대에서는 광학계의 개구수가 대폭 바뀌므로 프로세스 계수는 제 1세대와 같은 0.46으로 가정하면 개구수가 0.55이면 프로세스 계수가 0.46으로 크더라도 대응하는 해상도는 제 3세대와 거의 같은 11.3nm.



photo005_l.jpg


EUV 노광기술 멀티패터닝 도입

광학계나 레지스트 등의 노광기술을 개량하지 않고 프로세스 계수k1을 실질적으로 낮추는 유력한 방법이 멀티패터닝(다중노광)기술이다. ArF 액침노광으로 널리 보급된 멀티패터닝 기술을 EUV 노광기술에서도 채택하는 것이 검토되고 있다.


예를 들어 더블노광에서는 리소그래피(L)와 에칭(E)을 2회 반복하는 LELE 기술을 도입한다. 프로세스 계수가 0.46에 EUV 노광기술(개구수는 0.33)에 LELE 기술을 도입하면 해상도(하프피치)는 16nm로 줄어든다. 싱글 노광으로 프로세스 계수를 0.39로 낮춘 것과 같은 효과를 얻을 수 있게 된다.


또한 트리플 노광에 리소그래피(L)와 에칭(E)을 3회 반복하는 LELELE 기술을 도입하면 싱글 노광으로 프로세스 계수를 0.29로 낮춘 것과 같은 효과를 얻을 수 있게 된다.


단 멀티패터닝 기술에서는 스루풋이 저하된다. 싱글노광(SE 기술)에서 웨이퍼 처리장수(시간당)를 130장으로 하면 더블노광(LELE 기술)에서는 70장으로 절반 가까이 떨어진다. 트리플 노광(LELELE 기술)이라면 스루풋은 40매로 싱글 노광의 3분의 1 이하가 되어 버린다.



photo006_l.jpg

요약하면 다음 세대인 5nm기술 노드에서는 싱글 노광을 유지하면서 프로세스 계수를 0.39로 낮추는 방향과 더블 노광(LELE 기술) 채용에 의해 실질적으로 프로세스 계수를 낮추는 방향이 있다. 모두 해상도는 16nm이다. 양산 개시 시기는 2021년이라고 예측되며 더블 노광을 채용하면 2020년으로 앞당겨 양산에 들어갈 수 있을 것이다.


차차 세대인 3nm기술 노드는 좀 더 복잡해진다. 싱글 노광에서 프로세스 계수를 0.29로 낮추는 방향과 더블 노광(LELE 기술)과 프로세스 계수가 0.39 노광 기술을 조합하는 방향, 그리고 트리플 노광(LELELE 기술)을 채용하는 방향이 있다. 모두 해상도는 12nm. 양산 개시 시기는 2023년이라고 예측된다. 다만 트리플 노광을 채용하면 양산 개시 시기는 빨라질 가능성이 있다.


또 다음 세대인 2nm기술 노드는 개구 수가 0.33의 EUV 노광 기술에서는 실현이 어렵다고 본다. 개구 수를 0.55로 높인 EUV 노광 기술의 실용화를 기다려야 할 것이다.



EUV 노광장치 중첩 정밀도와 생산성을 개량

EUV 노광 기술 개발에서 매우 중요한 것이 EUV 노광 장치(EUV 스캐너)개량이다. EUV 노광 장치 제조사인 ASML은 출하 중인 7nm세대용 양산용 EUV 스캐너 "NXE:3400B"에 이어개발 로드맵을 공개한 바 있다.


그 로드맵에 따르면 "NXE:3400B"를 바탕으로 오차를 줄인 버전을 개발한다. 다음에 오차를 줄인 버전을 바탕으로 산출량(생산성)을 높인 버전을 개발하고, 올해(2019년)전반까지 이들의 개량을 완료시킨다.


이어 이들 개량의 성과를 넣은 신기종 "NXE:3400C"를 개발하고, 올해 연말까지 출하를 시작한다. "NXE:3400C"는 5nm세대의 본격적인 양산을 짊어질 것으로 보인다.


그리고 중합 오차를 낮춤과 함께 산출량을 더 높인 "차세대기"의 개발을 예정하고 있다. 차세대기의 형명은 밝히지 않았다. 출하 개시 예정 시기는 2021년 후반이다. "차세대기"는 3nm세대의 양산을 짊어질 것이다.



photo007_l.jpg
photo008_l.jpg
photo009_l.jpg



이러한 EUV 노광 장치는 모두 개구수가 0.33의 광학계를 탑재한 기종이다. ASML은 이와 함께 개구수를 0.55로 높인 EUV 노광장치 개발에 본격 나서고 있다.


"High NA"라 ASML이 부르는 개구수 0.55의 EUV 스캐너의 출하 개시 시기는 2023년 후반이라고 하는 것이 현재의 스케줄이다. 최초의 개발장치 완성은 2021년 연말을 예정한다. 'High NA' 장치 개발 상황에 대해서는 본 칼럼에서 다시 한 번 언급하고자 한다.


출처 - https://pc.watch.impress.co.jp/docs/column/semicon/1164527.html

반응형
Posted by 랩터 인터내셔널
001_l.jpg


CES 2019 2일째인 1월 9일(미국 시간) AMD 사장 겸 CEO 리사 수가 기조 강연에 등단했고 이 회사의 전략과 신제품 등을 설명했다.


수에 따르면 이 회사가 CES 기조 강연에 등단한 것은 이번이 처음임을 밝히며 올해는 AMD의 창설 50주년이 되는 기념에 걸맞게 시작했다고 밝혔다.


이 중 수는 AMD가 개발한 7nm로 생산된 "Radeon VII(라데온7)"을 발표하고 2월 7일부터 세금 별도 699달러로 발매되는 것을 밝혔다.



7nm 프로세스 룰에 미세화된 제 2세대 Vega 아키텍처 채용

002_l.jpg


이번에 수가 공개한 것은 7nm 프로세스로 생산된 제 2세대 베가 아키텍처 기반의 GPU다. "Radeon VII" 이라는 로마 숫자가 이용된 제품명이며 기존의 "Radeon RX 590" 같은 RX+3자리 숫자에서 크게 바뀌고 있다.



003_l.jpg
004_l.jpg



AMD에 따르면 Radeon VII는 동사가 제 2세대 Vega라고 부르며 Vega 아키텍처의 7nm 프로세스 버전으로써 60기의 Compute Unit, 3840 스트림 프로세서, 엔진 클럭이 베이스 1.45GHz/피크 1.8GHz, 16GB HBM2 메모리를 탑재하며 메모리 버스 폭은 4096bit로 최대 1TB/s의 메모리 대역 폭을 실현하고 있다.


연산 성능은 13.8TFLOPS에 이르며 이전 세대 Vega와 비교하여 게이밍 성능은 1.8배, 메모리 용량은 2배, 메모리 대역 폭도 2.1배다.


또한 14nm 프로세스에서 제조된 Radeon RX Vega 64 다이 사이즈가 495mm2 였던 반면 7nm의 Radeon VII는 331mm2.


성능은 GeForce RTX 2080 정도라고 주장, 가격도 2080 수준으로

009_l.jpg


수가 기조 강연에서 공개한 데이터에 따르면 NVIDIA의 GeForce RTX 2080과의 비교에서 Battlefield5는 거의 동등(2080이 61fps, VII가 62fps), FARCRY5도 거의 동등(2080이 61fps, VII가 62fps), Strange Bridge에서는 2080이 73fps, VII가 87fps를 기록했다고 한다.


즉 AMD는 Radeon VII는 GeForce RTX 2080과 동등하거나 그것을 약간 웃도는 정도의 성능이라고 주장하고 있다.


010_l.jpg
011_l.jpg


그것을 반영하듯 가격은 GeForce RTX 2080의 시장 상정 가격인 699달러와 같은 가격으로 설정되어 있다.


또한, "바이오 해저드 RE:2","Devil May Cry 5","Tom Clancy's The Division 2" 3개 게임이 번들 되는 것을 밝혔는데 Radeon VII의 가격 대비 가치감을 높이겠다는 의도로 보인다.


AMD에 따르면 Radeon VII는 2월 7일부터 판매될 예정으로 이 회사의 AIB 파트너나 PC OEM업체 등의 PC에 포함되어 판매가 개시될 예정이다.


출처 - https://pc.watch.impress.co.jp/docs/news/event/1163914.html

반응형
Posted by 랩터 인터내셔널
001_l.jpg


퀄컴(Qualcomm)은 12월 6일 미국 하와이주 마우이섬에서 진행된 Snapdragon Tech Summit에서 Windows 10용 SoC로서 제 3세대 제품이 되는 "Snapdragon 8cx"를 발표했다.


Snapdragon 8cx는 COMPUTEX TAIPEI에서 발표된 Snapdragon 850의 후계 제품으로 7nm 프로세스로 제조되며 CPU는 Kryo 495, GPU는 Adreno 680, DSP에 Hexagon 690, ISP에 Spectra 390으로 스마트폰용으로 발표된 "Snapdragon 855"와 같은 주요 구성 요소를 활용하면서 PC 용으로 확장을 하고 있는 것이 특징이다.


CPU는 Kryo 495, GPU는 Adreno 680 모두 Snapdragon 855로부터 크게 강화

002_l.jpg


Qualcomm이 발표한 Snapdragon 8cx는 동사의 첫 PC 전용 SoC로서 발표된 Snapdragon 835, 금년 6월에 발표된 Snapdragon 850에 계속 이어지는 제 3세대 PC용 프로세서가 된다.


Snapdragon 8cx의 cx는 C가 Compute, X는 eXtreme을 의미하며 기존의 세 자리 숫자로 표시되어 있던 Snapdragon의 세대 규범에서 벗어난 새로운 브랜드명이다.


003_l.jpg


Snapdragon 8cx는 CPU에 Kryo 495, GPU는 Adreno 680, DSP에 Hexagon 690, ISP에 Spectra 390, 모뎀은 Snapdragon X24 LTE modem로 구성되어 있으며 SoC로 통합되고 있는 내부 컴포넌트는 스마트폰용으로 발표되고 있는 Snapdragon 855와 공통이다.


004_l.jpg


CPU가 되는 Kryo 495는 Cortex-A76 베이스의 4개 코어와 Cortex-A55 베이스의 4개 코어(core)로 구성되어 있다. Snapdragon 855의 Kryo 485는 Arm의 DynamIQ에 대응하고 있으며 A76의 4개 코어 중 1개는 2.75GHz까지 끌어올리는 프라임코어, 나머지 3개는 2.42GHz의 퍼포먼스 코어다.


이것에 대해 Kryo 495는 4개의 코어 모두가 프라임 코어이며 2.75GHz로 동작한다. 또, Kryo 485에서는 시스템 캐시(Intel 프로세서에서 말하는 L3 캐시와 LLC에 상응)가 5MB지만 Kryo 495는 2배인 10MB로 되어 있다.


005_l.jpg


GPU는 Adreno 680과 같지만 Qualcomm Technologies 제품관리 상급부장에 의하면 "GPU는 같은 브랜드명이지만 내부의 실행 엔진이나 ALU 등을 늘리고 있다"고 하여 이쪽도 성능이 강화되고 있다고 한다. 다만 어느 정도 실행 엔진이 증가하고 있는지 등에 관해서는 미공표.


006_l.jpg


한편, CPU/GPU에 필요한 메모리 대역을 확보하기 위해 메모리 컨트롤러가 강화되고 있다. 구체적으로는 Snapdragon 855가 16비트 × 4채널/64비트 폭의 메모리 컨트롤러가 되는데 반해 Snapdragon 8cx는 16비트 × 8채널/128비트.


007_l.jpg
008_l.jpg
009_l.jpg
010_l.jpg


이러한 강화에 의해 GPU의 성능은 Snapdragon 850에 비해 2배, Snapdragon 835에 비해 3.5배를 실현하고 있다고 한다. 또한 TDP가 15W시 성능은 경쟁 타사(Intel)의 CPU와 동등한 성능을 갖고 있지만, TDP 7W시에는 2배의 성능을 갖고 있으며 또한 소비전력은 압도적으로 적다고 Qualcomm에서 설명하고 있다.


Windows 10 Enterprise 에 대응, Arm64 네이티브의 Firefox, Chromium도 등장

011_l.jpg


모바일 전용 Snapdragon 855 와의 또 다른 큰 차이는 PCI Express(Gen3) 컨트롤러를 내장하고 있는 것이다. 이 때문에 PCI Express SSD나 NVM Express SSD를 새롭게 사용할 수 있도록 되어 있다.


종래의 제품에서는 USF3까지 대응이 이루어졌기 때문에 거기가 성능의 병목이였던 면이 있었지만 Snapdragon 8cx에서는 그것이 해소된다. 또한 USB 3.1 Gen 2 컨트롤러도 Snapdragon 855에 비해 증가되고 있어 보다 PC 라이크한 사용법이 가능해지고 있다.


012_l.jpg
013_l.jpg


소프트웨어 면에서는 종래의 Snapdragon 850/835에서 대응하지 않았던 Windows 10 Enterprise에 대응한 것이 밝혀졌다. 이것에 의해 대기업 등에서 보안 관점으로 Enterprise SKU가 필수인 기업에서도 도입할 수 있게 된다.


또, 종래는 Arm 버전 Windows에서 32bit x86 애플리케이션을 이용할 수 밖에 없었던 서드 파티 Web 브라우저에 관해서도 업데이트가 있어 64bit Arm 명령에 대응한 Arm 네이티브 Firefox가 향후 투입되는 것도 밝혀졌다.


추가로 Chrome 브라우저의 베이스가 되고 있는 오픈 소스 브라우저 Chromium의 Arm64 버전이 공개되고 있어 실제로 Arm 네이티브 어플리케이션도 나오기 시작한 것으로 보였다.


014_l.jpg


Snapdragon 8cx는 7nm로 제조되어 있으며 이미 샘플 출하가 개시되었다. Qualcomm에 의하면 탑재하는 디바이스는 내년 3 4분기에 등장할 전망이다.


출처 - https://pc.watch.impress.co.jp/docs/news/1157165.html

반응형
Posted by 랩터 인터내셔널


TSMC는 제조 기술 측면에서 사실상의 리더가 됐다. 이 회사는 새로운 프로세스 기술의 최전선에 있으며 Apple, NVIDIA, Qualcomm, AMD와 같은 각 부분 업계 최대 업체의 솔루션을 제공한다. 이 프로세스 리더십은 TSMC가 수 많은 팹리스 실리콘 설계자가 최신 공정 기술로 실리콘 칩을 생산할 수 있도록 노력하고 있음을 의미한다. 

TSMC는 2018년 말까지 50가지 7nm 설계를 테이프 아웃하고 2019년에 이 수치를 두 배로 늘릴 계획이다. 그리고 이러한 설계 상의 승리는 7nm 기술에 전적으로 의존하지 않는다.(2019년까지 회사 수익의 20%) 또한 7nm + EUV 공정을 기반으로 한 칩을 테이프 아웃 (tape-out) 할 예정이며 2019년에 생산이 시작될 것.


출처 - https://www.techpowerup.com/248784/tsmc-to-tape-out-100-7-nm-chip-designs-by-2019

반응형
Posted by 랩터 인터내셔널
photo001_l.jpg


Samsung Electronics(이후 "Samsung"으로 표기)는 미세 가공에 EUV(Extreme Ultra-Violet:극 자외선) 리소그래피를 채용한 7nm세대 반도체 양산 기술을 개발 중이다.


이 양산 기술이 거의 완성 단계에 다가왔다. 2018년 말까지 제품 칩(모바일 애플리케이션 프로세서 예상) 양산을 시작할 전망이다.


Samsung은 이전부터 7nm세대의 반도체 생산에 EUV 리소그래피를 도입하겠다고 밝혔다. 지난해(2017년) 2월에 개최된 반도체 회로 기술 국제 학회 "ISSCC 2017"에서 EUV 리소그래피를 도입하고 SRAM 개발 칩(기억 용량 8Mbit)를 공표했다.(강연 번호 12.2)


2017년 6월에는 반도체 기술 국제 학회 "VLSI 포럼"에서 EUV 리소그래피를 채용한 7nm세대의 반도체 제조 기술을 공표했다.(강연 번호 T6-1) 이들을 "제 1세대" EUV 채용 7nm제조 기술이라고 Samsung에서 호칭하고 있다.


Samsung이 양산용으로 만들어 온 것은 "제 2세대" 7nm 제조 기술이다. 2018년 2월에 국제 학회 ISSCC에서 256Mbit로 기억 용량을 대폭 확대한 SRAM 실리콘 다이를 개발했다.(강연 번호 11.2)


그리고 올해 6월 20일(현지 시간) 미국 하와이 호놀룰루에서 열린 VLSI 포럼에서 제 2세대 EUV 채용 7nm 제조 기술의 개요를 공표했다.(강연 번호 T6-1)



photo002_l.jpg


콘택트와 최소 피치 배선 가공에 EUV 리소그래피 적용

EUV 리소그래피를 적용한 것은 제 1세대와 마찬가지로 트랜지스터(FinFET)와 메탈 배선을 연결하는 MOL(Middle-Of-Line 콘택트) 층과 최소 피치 메탈 배선(Mx)층이다. 게이트 피치(CPP) 54nm, 메탈 배선 최소 피치는 36nm으로 상당히 좁다. 모두 EUV 싱글 노광으로 알려졌다.


트랜지스터는 벌크 실리콘 FinFET이다. 핀은 27nm로 극단적으로 작으며 이쪽은 ArF 액침 노광과 SAQP 기술을 조합해 가공했다. 트랜지스터 전압은 제 1세대와 마찬가지로 3종류를 내놓았다. 전압은 높은 측에서 "RVT(Regular Voltage Threshold)", "LVT(Low Voltage Threshold)", "SLVT(Super Low Voltage Threshold)"라고 부르며 구분된다.



photo003_l.jpg


EUV 리소그래피의 진가는 밀도가 아닌 가공 패턴의 충실도

제 2세대 7nm 제조 기술을 타사가 과거에 국제 학회에서 발표한 7nm 제조 기술(Intel 10nm) 제조 기술과 비교하면 핀은 타사의 최소와 같거나 메탈 배선 피치는 타사와 최소 동등하며 콘택트 피치는 타사의 최소보다 느슨하다.


로직 셀의 밀도 기준이 되는 CPP(게이트 피치)×배선 피치의 면적과 트랜지스터의 밀도 기준이 되는 핀 피치×CPP의 면적은 상당히 작지만 타사의 최소치보다 다소 크다. SRAM의 메모리 셀 면적은 타사의 SRAM 보다 작은 과거 최소를 기록했다.



photo004_l.jpg
photo005_l.jpg


이들 수치를 보자면 EUV 리소그래피 도입에 의해 Samsung의 7nm 제조 기술이 타사에 비해서 로직 회로 밀도가 특히 높아지거나 트랜지스터의 밀도가 특별히 향상되는 점은 사라졌다.


실제로 강연에서 Samsung은 SRAM 셀들이 세계 최소인 것은 어필했지만 논리 회로의 밀도에 대해서는 타사와 비교한 우위성 주장이 보이지 않았다. EUV 리소그래피 도입에 따른 우위성에 Samsung이 강하게 주장했던 것은 가공 패턴의 충실도가 현격히 향상되는 것이다. ArF 액침에 비하면 마스크 패턴에 대한 충실도는 70% 향상이 있다고 한다.


충실도의 비약적인 향상으로 인한 가장 중요한 진화는 구부러진 배선 패턴을 가공할 수 있게 만드는 것이다. 이 때문에 배선 레이아웃의 자유도가 대폭 향상된다. 그 결과 배선 지연이 단축되고 배선의 층 수가 감소하며 로직 셀들이 작아진다.



photo006_l.jpg



ArF 액침 멀티 패터닝에서는 구부러진 배선 패턴의 가공이 어렵고 배선 패턴은 평행 직선 군이었다. 예를 들어 제 1층과 제 3층의 배선이 수평 방향의 평행 직선 군이라면 제 2층과 제 4층의 배선은 수직 방향의 평행 직선 군이 되도록 했었다.(직교 패턴)


신호 전송 경로(레이아웃)로 상층 혹은 하층의 배선층에 신호를 교환할 필요가 있는데 이것은 배선 면적 증대와 배선 저항의 증대, 비어에 의한 저항 증대라는 문제를 발생시킨다. EUV 리소그래피에 의한 효과는 콘택트의 치수 차이와 배선간 공간의 치수가 대폭 줄어든다는 것이다.


Samsung의 발표 논문에 따르면 ArF 액침(멀티 패터닝)에 비해 콘택트의 치수는 약 절반으로 배선간 공간의 치수는 약 3분의 2로 줄었다. 편차의 감소는 설계 상의 치수를 더 줄일 여유를 가져와 이것도 로직 셀의 축소로 이어지고 있다. VLSI 포럼 강연에서는 로직 셀(표준 셀)의 높이가 10% 정도 짧아진다고 설명하고 있었다.



10nm세대에 비해 속도는 20~30% 향상, 소비 전력은 30~50% 저감

Samsung이 개발한 7nm세대의 제조 기술은 동사의 10nm세대에 비해 속도, 소비 전력이 함께 개량되고 있다. 트랜지스터 레벨(제 1세대 7nm기술)에서는 속도가 20% 향상되고 소비 전력이 35% 감소했다.


로직 셀 라이브러리 레벨(제 2세대 7nm기술)이 되면 속도가 20%~30% 향상되고 소비 전력은 30%~50% 가량 감소한다고 한다. 또 CPP와  배선 피치 곱의 면적은 10nm세대에 비해 63%로 축소했다.



photo007_l.jpg


모바일 애플리케이션 프로세서가 최초의 제품이 될 전망

강연에서 주목된 것은 EUV 채용 7nm세대 최초의 제품이 될 것으로 보이는 모바일 애플리케이션 프로세서를 개발한 실리콘 다이 사진을 보인 것이다.


고의로 만든 듯한 흐릿한 사진이기 때문에 세부적으로 확인하기 어렵게 하고 있었다. 실리콘 다이 면적은 공개하지 않았다. 개발한 애플리케이션 프로세서는 복수의 CPU 코어와 복수의 GPU 코어, SRAM 매크로를 내장한다. 개발 생산면에서 완제품을 이미 봤다는 것이다.



photo008_l.jpg


그 외 강연에서는 장기 신뢰성 테스트 [NBTI] 테스트와 절연막 시간 경과 파괴 [TDDB] 테스트에서 10년 이상의 수명 보증이 가능하다고 밝혔다. EUV 리소그래피 자체의 완성도는 확인할 수 없지만 제조한 실리콘은 이미 실용 수준인 것으로 나타났다.


EUV 리소그래피 양산 적용에 관해서는 최근까지 대만 파운드리 업체인 TSMC가 적극적으로 적용하여 7nm세대부터 적용할 것이라고 예상한 업계 관계자가 많았다. 그러나 2017년에 TSMC는 7nm세대에 대한 EUV 리소그래피 도입을 취소하고, ArF 액침 멀티 패터닝으로 7nm세대 반도체 양산을 시작했다. 현재는 EUV 리소그래피 양산 적용 스케줄을 확실히 갖고 있는 주요 반도체 업체는 삼성 뿐이다. 


출처 - https://pc.watch.impress.co.jp/docs/column/semicon/1130163.html

반응형
Posted by 랩터 인터내셔널


글로벌 파운드리(Globalfoundries)의 Gary Patton 최고 기술 책임자 (Chief Technical Officer)는 향후의 제조 공정에 대해 논하면서 자사의 7나노는 2.7배 작은 다이와 5GHz CPU를 가능하게 할 것이라고 밝혔다. Globalfoundries의 7nm 프로세스는 IBM 엔지니어링 전문가의 통합을 통해 한 획을 그어 예측 된 기술 사양보다 더 나은 것을 기대하고 있다고 밝혔다.

14나노에서 7나노로의 이동은 14나노와 비교하여 제조 된 칩의 실제 크기를 반으로 줄일 것을 기대했는데 Gary Patton은 지금은 원래 크기에 비해 최대 2.7배 작게 될 것이라고 밝혔다. 그에 따라 Zeppelin 다이 및 14나노 공정의 AMD 1000 시리즈 프로세서는 전체 8코어 설계를 위해 213mm² 사이즈로 제공되지만 이것을 80mm²로 줄일 수 있으며 Patton은 이러한 디자인 이점으로 5GHz의 동작 주파수로 확장 될 것으로 기대한다고 밝혔다.


물론 이러한 내용은 모두 글로벌 파운드리의 일방적인 주장이기 때문에 현실적으로 이뤄질 것인지는 지켜볼 필요성이 있다.

반응형
Posted by 랩터 인터내셔널


인텔이 7나노 프로세서를 양산하는 반도체 공장(Fab 42) 건립을 위해 70억 달러 이상을 투자한다고 발표했다. 공장은 애리조나의 챈들러 (Chandler)에 위치하고 7나노(nm) 제조 공정의 x86 프로세서를 제조하기 위함이며 이 내용은 미국 대통령 도널드 트럼프 (Donald Trump)와 인텔 CEO 브라이언 크르자니크(Brian Krzanich)가 공동으로 발표했다.

인텔은 Fab 42가 완공되면 CPU 아키텍트, 프로세스 엔지니어, 장비 기술자 및 현장 시설 지원 엔지니어, 기술자로 구성된 약 3000개의 초 하이테크 / 고 임금 일자리가 증가하며 Fab 42 완공에 따라 공장 가동을 지원하는데 영향을 주는 추가적인 일자리가 증가하여 애리조나에 약 1만개 이상의 일자리 창출이 예상된다고 밝혔다. 또한 브라이언 크르자니크 CEO는 이 공장이 미국이 반도체 산업의 글로벌 리더로서 입지를 유지하는데 도움이 될 것이라고 밝혔다.

반응형
Posted by 랩터 인터내셔널