인텔이 2020년 9월 2일 예정된 온라인 미디어 행사에 대한 언론 초대를 보냈다. 이것에는 9월 2일 날짜와 함께 한 줄짜리 "우리가 공유 할 큰 것이 있습니다" 외에는 다른 내용이 없기 때문에 관심이 모이고 있다.

 

인텔이 9월 2일 발표할 큰 것에 대해서는 현재 시점에서 차세대 Willow Cove 아키텍처, 타이거 레이크, 로켓 레이크 등으로 예상되고 있다.

 

반응형
Posted by 랩터 인터내셔널

인텔은 오늘 자사의 리뷰어 킷에 대한 공개 금지를 해제 한 것으로 보이며 몇몇 웹 사이트에서 패키지 실물을 공개했다. 그리고 이번에는 플라스틱이 많이 들어간 멋진 포장재도 확인이 되고 있다.

 

대부분 Core i9-10900K / Core i5-10600K 두 가지 모델을 리뷰어들에게 배포한 것으로 보이며 5월 20일부터 코멧레이크에 대한 엠바고가 해제 될 것으로 보이고 있다.

 

반응형
Posted by 랩터 인터내셔널

Intel과 QuTech는 4월 16일(현지시간) 1켈빈(약 272°C)이 넘는 온도에서 양자 컴퓨팅의 기본 단위인 양자 비트 실증에 성공했다는 논문이 Nature지에 실렸다고 발표했다.

 

양자컴퓨팅을 현실적 환경에서 도입하려면 높은 수준의 충실도로 동시에 수천 개의 양자비트를 제어할 필요가 있지만 현재의 양자 시스템 디자인에서는 시스템 전체의 크기와 양자비트의 충실도, 특히 대규모 양자를 관리할 수 있게 하는 전자기기 제어의 복잡함이 걸림돌이 되고 있다.

 

제어기기와 스핀 양자 비트를 같은 칩상에 통합해 소형화하면 각각의 상호 접속이 크게 간소화되지만 동시에 동작 온도를 올려 양자 비트를 운용 가능하게 하는 것도 실용을 향해서 불가결하다고 밝혔다.

 

통상, 양자 비트에 포함되는 양자 정보는 거의 절대 영도(0K=-273°C)에서 냉각하지 않는 한 즉시 상실되어 버리지만 Intel과 QuTech는 고온·고밀도로 커힐런트한 양자 비트의 동작을 처음으로 실증했다.

 

이전에 양자 컴퓨터는 mK(밀리켈빈)의 범위(절대 영도를 조금 넘는 온도)에서 운용할 수 있는 것만이 증명되었을 뿐이지만 QuTech는 실리콘 스핀 양자 비트가 현행의 양자 시스템보다 조금 높은 온도로 운용 가능한 능력을 갖추고 있다는 가설을 증명했다. 또, Intel은 양자 컴퓨팅의 실용화를 위한 극저온에서 동작하는 양자 비트의 제어 칩 "Horse Ridge"를 작년말(2019년)에 발표한 바 있으며 실천 가능한 풀 스택 양자 시스템 개발에 임하고 있다.

 

실리콘 양자 비트를 사용한 1K가 넘는 1양자 비트의 제어방법은 이번 방식과 동시에 증명되고 있는 반면, 2양자 비트의 제어에 대해서는 40mK의 온도에서만 달성되었다. 이번 Intel과 QuTech는 1.1 K(약 -272°C)라고 하는 "고온"으로 동작하는 양자 회로에 있어서 완전한 2 양자 비트의 로직을 나타내는 것과 동시에 최대 99.3%의 1 양자 비트의 충실도와 시스템의 정확한 조정을 측정하기 위한 2 양자 비트 시스템의 전자 스핀을 제어하는 능력도 실증했으며 스핀 양자 비트의 성능이 45mK에서 1.25K의 범위 가운데 최소한으로 작용한다는 사실도 밝혔다.

 

출처 - https://pc.watch.impress.co.jp/docs/news/1247577.html

반응형
Posted by 랩터 인터내셔널

Geekbench 5 벤치마크 데이터베이스에 신형 맥북에어(MacBook Air)로 추정되는 디바이스 정보가 등록되었습니다.

 

2019년 12월 27일에 등록된 것으로 macOS 10.15.3(Build 19D2024)를 탑재하고 모델명은 ICLRVP1,1, 인텔의 4코어 프로세서 및 8GB RAM을 탑재하고 있습니다.

 

모델명과 프로세서의 동작 주파수, 코어 수 등에서 탑재하고 있는 프로세서는 인텔의 10세대 Core 프로세서인 Ice Lake-Y 시리즈 Core i5-1030G7으로 보이고 있습니다.

 

벤치마크 스코어는 싱글 코어 1160점, 멀티 코어 4265점으로 현행 2019년 모델의 스코어 840점/1700점과 비교할때 이 데이터가 사실이라면 성능이 크게 향상됐고, Wi-Fi 6 기술도 지원할 것으로 예상되고 있습니다.

 

반응형
Posted by 랩터 인터내셔널

글로벌 시장조사 기관 IC인사이츠(www.icinsights.com)가 2019년 반도체 시장 보고서를 발표했습니다.

 

발표 내용에 따르면 2019년 글로벌 반도체 시장 1위는 지난해 2위였던 미국 인텔이 지속적인 CPU 호황에 따라 글로벌 황제로 복귀한 것으로 나타났습니다. 이어 2위는 지난해 1위였던 삼성이 메모리 반도체 시장 악화로 한 단계 내려 앉았으며 지난해 3위였던 SK하이닉스 또한 삼성과 동일한 시장 환경의 이유로 한 단계 내려 앉아 4위를 기록했습니다.

 

반면 인텔을 제외한 전 세계 시스템 반도체 핵심 기업인 애플, 퀄컴, 엔비디아, AMD 등의 위탁 생산(파운드리)을 맡고 있는 대만의 TSMC는 그 역량과 지위가 지속적으로 확대됨에 따라 상위권 중 유일하게 파운드리 사업만으로 3위를 기록하는 위엄을 나타내고 있습니다. TSMC는 매년 파운드리 시장에서 시장의 과반 점유율로 독보적인 1위를 차지하고 있는 기업으로써 첨단 나노미터 기술력으로 반도체 설계 회사들의 지속적인 러브콜을 받고 있는 상황입니다.

 

또한 상위권에는 마이크론, 브로드컴, 퀄컴, TI, 도시바, 엔비디아 등 전통적인 반도체 기업들이 랭크됐고, 인텔과 시스템 반도체 부문에서 경쟁하고 있는 AMD는 순위권에 포함되지 못하며 앞으로 반도체 시장에서 가야할 길이 멀고도 어렵다는 것이 다시 한번 확인되고 있습니다.

 

국가별로는 상위 15위 안에 미국 기업은 6곳, 한국 기업 2곳, 대만 기업 2곳, 유럽 기업 3곳, 일본 기업 1곳으로 나타나고 있습니다.

 

한편, 2019년 글로벌 반도체 시장 성장율에서는 소니가 전년 대비 24%의 성장율을 나타내며 세계 1위를 차지했고, 이어 2위는 전년 대비 1% 성장한 TSMC, 3위는 전년 대비 1% 성장한 미디어텍, 4위는 전년과 동일한 수준을 유지한 인텔, 5위부터는 전년 대비 역성장이 나타나며 ST는 전년 대비 2% 역성장, 한국의 삼성과 SK하이닉스는 각각 -29% / -38%의 내리막을 나타내고 있습니다.

 

삼성과 SK하이닉스가 전개하고 있는 메모리 반도체 사업은 장기적으로 비관적인 전망이 지속되고 있기 때문에 사업 다변화 및 새로운 전략에 대한 목소리가 높아지고 있는 상황입니다.

반응형
Posted by 랩터 인터내셔널

인텔은 14nm 기술에 기반한 놀라운 FPGA(Field Programmable Gate Array, FPGA) Stratix 10 GX 10M을 발표했다. 이는 세계에서 가장 큰 FPGA로 이전에 가장 큰 자일링스의 Virtex VU19P FPGA를 제압했다.

 

Stratix 10 GX 10M은 인텔 자체의 EMIB(Embedded Multi-die Interconnect Bridge)에 의해 연결된 2개의 대형 다이에 1,200만개 이상의 로직 셀이 내장되고 있다. 10M 모델은 EMIB로 연결되는 로직을 위한 2개의 로직 외 최대 4.5Tb/s의 총 대역폭을 갖는 48개의 트랜시버 포함 4개의 추가 다이를 패킹하고 있습니다. 모든 다이 사이의 대역폭은 EMIB의 25,920 연결로 판단 할 때 6.5Tb/s의 내부 다이 대역폭이 존재하므로 구성 요소가 데이터를 전송하기 위한 추가 속도에 부족하지 않을 것이며 또한 2,304개의 사용자 I/O핀이 있으므로 개발 목적으로 많은 포트가 포함된 창의적인 통합 솔루션을 사용할 수 있다.

 

출처 - https://www.techpowerup.com/260906/intel-unveils-worlds-largest-fpga

반응형
Posted by 랩터 인터내셔널

미국 인텔은 산타클라라에서 열린 Linley Fall Processor Conference에서 차기 저전력 코어 Tremont의 마이크로 아키텍처를 공개했다.

 

저전력 IoT와 데이터 센터 전용으로 개발된 CPU 코어로 인텔의 새로운 3D 패키징 기술인 포베로스(Foveros)를 이용하여 빅코어 등과 함께 레이크필드(Lakefield)에 구현된다. Lakefield는 마이크로소프트의 2개 화면이 탑재된 Surface Neo에 채용될 예정.

 

트레몬트는 싱글 스레드 성능을 중시하는 것 외 네트워크 분야에서 뛰어난 전력 성능비, 면적 성능비를 실현하며 새로운 명령어도 구현된다.

 

높은 싱글 스레드 성능을 실현하기 위해 상위 코어 프로세서와 동급의 분기 예측이 채용되고 있으며 6 아웃 오브 오더 명령 디코딩, 4할당, 10개 실행 포트, 듀얼 로드/스토어 파이프 라인, 쿼드 코어 모듈 설계, 그리고 4.5MB 공유 L2캐시 등을 탑재한다.

 

인텔에 따르면 트레몬트는 동일 클럭에서 Goldmont Plus 코어와 비교하여 평균 30%가 넘는 싱글 스레드 성능 향상이 이뤄지고 있다.

반응형
Posted by 랩터 인터내셔널

 

반도체 디바이스 기술과 반도체 회로 기술에 관한 최첨단 연구 성과를 과시하는 국제 학회 "VLSI 심포지엄(VLSI Symposia)"이 올해(2019년)도 6월에 개최된다.

 

VLSI 심포지엄 사무국은 보도 기관 전용 설명회를 도쿄에서 열고, 개요를 설명했다. 또, 공식 사이트에서 프로그램을 공표했다.

 

VLSI 심포지엄의 가장 큰 특징은 반도체 디바이스 기술에 관한 국제 학회 "Symposium on VLSI Technology(VLSI 기술 심포지엄)"과 반도체 회로 기술에 관한 국제 학회 "Symposium on VLSI Circuits(VLSI 회로 심포지엄)"으로 심포지엄 전체가 구성되어 있는 점에 있다. VLSI 심포지엄(VLSI Symposia)은 전체의 총칭이다.

 

VLSI 기술 심포지엄과 VLSI 회로 심포지엄은 쌍이 되어 같은 기일, 같은 회장에서 개최된다. 참가자 등록은 어느 쪽의 심포지엄이 되지만 참가자는 양쪽 모두의 심포지엄을 들을 수 있다. 또 양 심포지엄 합동 세션이 몇 가지 준비되어 있다.

 

즉, 반도체의 디바이스 기술과 회로 기술, 또 프로세스 기술과 시스템 기술에 관한 최신 기술 동향을 참가자가 입수할 수 있다. 반도체 기술 국제학회에서 이와 같이 폭넓은 분야를 커버하고 있는 것은 아마 유례가 없을 것이다.

 

VLSI 심포지엄의 또 한가지 특징은 일본과 미국에서 번갈아 개최하고 있다는 점이 있다. 근년은 서기 홀수년에 일본의 교토, 짝수년에 미국 하와이에서 개최하는 것이 통례다. 올해는 서기 홀수년이므로 교토에서 개최된다. 일본에서 열리는 반도체 기술 국제학회에선 VLSI 심포지움이 최대 규모일 것이다.

 

개최 기간은 2019년 6월 9일(일요일)부터 같은 해 6월 14일(금요일)까지 6일로 좌중은 교토시의 호텔 "리가 로열 호텔 교토". 교토 개최 장소로서 최근에 계속 사용되고 있는 호텔이다.

 

 

하루 기술 강좌와 3일 간의 기술 강연회, 하루 포럼으로 구성

VLSI 2019의 일정을 조금 설명한다. 6월 9일(일요일)~14일(금요일)에서 11일~13일까지 메인 행사인 기술 강연 세션(테크니컬 컨퍼런스) 개최일. 메인 이벤트 전날 10일은 "쇼트 코스"라고 부르는 기술 강좌, 메인 행사 다음 날인 14일은 "포럼" 혹은 "금요일 포럼" 이라고 부르는 강연회다. "쇼트 코스"에서는 공통의 주제에 근거한 8개 안팎의 강의를 하루 만에 수강할 수 있다. 최근의 주제를 배울 수 있는 중요한 기회이며 "금요일 포럼"에서는 이것도 최근의 주제에 관한 5개 안팎의 강연이 예정된다.

 

 

 

 

또 올해(2019년)은 9일 밤에 "워크숍" 혹은 "일요일 워크숍" 이라고 부르는 강연회가 새로 생겨났다. "워크숍" 에서는 VLSI 심포지엄의 기술 강연에서 커버하고 있지 않는 테마를 취급한다.

 

 

 

 

강연 이외의 이벤트에 대해서도 언급한다. 10일 밤에는 "시연 세션" 이라고 부르는 테이블 톱 형태의 미니 전시회와 리셉션(환영회), 또 두 심포지엄 합동 패널 토론회(패널 토론)가 개최된다.

 

11일 밤에는 2건의 패널 토론회가 예정되어 있다. 이 패널 토론회는 한건이 VLSI 기술 심포지엄, 다른 한건이 VLSI 회로 심포지엄이 주최한다. 또 12일 밤에는 두 심포지엄 합동 만찬(연회)가 개최된다.

 

흥미로웠던 것은 14일 "금요일 포럼" 의 뒤로 예정된 이벤트다. "이브닝 이벤트" 라고 칭하는 체험회가 개최된다.

 

가상현실, 증강현실, 양자 컴퓨터가 기조강연의 테마

VLSI 심포지엄의 메인 이벤트인 테크니컬 컨퍼런스(기술 강연회)의 개요를 소개한다.

 

예년과 마찬가지로 컨퍼런스는 기조 강연 세션에서 시작된다. 4건의 초청 강연이 예정되며 다만 지난해(2018년)까지 회의 첫날 오전에 4건 모두 기조 강연을 실시한 반면 올해(2019년)는 회의 첫날(6월 11일) 오전 2건, 컨퍼런스 2일째(6월 12일) 오전 2건으로 나누고 있다.

 

6월 11일 기조 강연 세션에서는 먼저 도쿄 대학의 이나미 마사히코 교수가 "Virtual Cyborg:Beyond Human Limits(가상 사이보그:인류의 한계를 넘어)" 의 타이틀로 가상 현실 기술과 증강 현실 기술, 로봇 기술을 기반으로 한 신체의 확장과 감각 및 정신의 변용에 대해서 설명한다.

 

이어 미국 DARPA(국방고등연구계획국)의 W.Chappel 씨가 'Managing Moore's Inflection: DARPA's Electronics Resurgence Initiative(무어의 변곡점을 제어: DARPA의 일렉트로닉스 재흥 계획)' 이란 타이틀로 강연한다. DARPA는 일렉트로닉스 기술의 50년 앞을 겨냥한 연구 프로젝트 "Electronics Resurgence Initiative(ERI)"의 개발을 재작년(2017년) 6월에 발표했다. 강연에서는 ERI의 목적이나 스케줄, 조직 구성, 현황 등이 이야기 될 것으로 보인다.

 

6월 12일의 기조 강연 세션에서는 Facebook의 S.Rabii 씨가 "Computational and Technology Directions for Augmented Reality Systems(증강 현실 시스템을 위한 컴퓨터와 테크놀로지의 방향성)" 을 주제로 강연한다. 현실의 세계와 가상의 세계를 융합시킨 증강 현실 시스템(AR시스템)의 보급에는 저전력 컴퓨팅 기술이 필수적이다. 이를 위한 요소 기술인 데이터 전송의 소비전력을 최소화하는 기술이나 고효율 프로그래머블 액셀러레이터 기술, 차세대 비휘발성 메모리 기술 등을 설명한다.

 

이어 도쿄대학 및 이화학 연구소에 소속된 다루다 세이고 씨가 "Si Platform for Developing Spin-Based Quantum Computing(스핀베이스의 양자 컴퓨팅 개발용 실리콘 플랫폼)" 이라는 타이틀로 강연한다. 실리콘의 전자 스핀에 의한 양자점을 사용한 계산 아키텍처 이점을 기술하고, 연구개발의 현황을 설명한다.

 

 

 

 

5G 대응 모바일 SoC가 채용한 CMOS 플랫폼 기술

그러면 VLSI 기술 심포지엄과 VLSI 회로 심포지엄에서 주목해야 할 기술 강연을 소개한다. 처음은 VLSI 기술 심포지엄의 CMOS 로직 디바이스·프로세스 기술에 관한 강연이다.

 

Samsung Electronics(이하 Samsung)은 EUV 리소그래피 기술과 7nm세대의 FinFET 기술에 의해 256Mbit의 SRAM 매크로를 개발한 결과를 발표한다(강연 번호 T2-1). 종래의 ArF 액침노광과 멀티패터닝을 조합한 리소그래피 기술에 비하면 신뢰성 데이터의 격차가 작다. 개발한 기술은 양산 수준에 달했다고 한다.

 

IBM과 Samsung은 코발트 금속의 얇은 장벽 층을 만든 것에 구리 금속 배선의 수명(일렉트로 마이그레이션 수명과 TDDB 수명)을 코발트 금속 배선 수준으로 늘리는 기술을 공동으로 개발했다.(강연 번호 T2-2). 개발된 배선의 저항은 코발트 배선의 절반으로 낮다.

 

Qualcomm Technologies와 TSMC는 5G 대응 스마트폰 모바일 SoC "SDM855"에 채용한 7nm세대의 CMOS 플랫폼 기술을 공개한다.(강연 번호 T10-1) 앞선 세대의 모바일 SoC에 비해서 CPU의 성능이 30% 향상됐다.

 

 

 

3차원 교차점 구조에서 초 대용량 메모리를 목표로 한다

계속해서 VLSI 기술 심포지엄의 메모리 기술에 관한 주목 강연을 소개한다.

 

Macronix International과 IBM의 공동 연구 팀은 상변화 메모리(PCM)의 기억 소자와 오보닉 스위치(OTS)의 실렉터의 초 대용량 3차원 크로스 포인트 메모리를 검토한 결과를 공표한다.(강연 번호 T6-1) 1Znm세대의 미세 가공에서 Tbit 급의 실리콘 다이를 실현하려면 6층의 셀 배열이 필요하다고 결론지었다.

 

도시바 메모리는 은이온의 저항 변화 메모리 셀에 의한 크로스 포인트 구조의 메모리 셀 배열을 40nm 제조 기술로 개발했다.(강연 번호 JFS4-2)

 

 

카본 나노튜브에 있는 CMOS 로직과 CMOS 메모리

차세대 재료로서 기대되는 카본 나노 튜브(CNT)를 사용한 디바이스 기술의 발표에도 주목하고 싶다.

 

Massachusetts Institute of Technology(MIT)에서 2건의 성과 발표가 있다. 한건은 실리콘 광다이오드의 이미지 센서에 백 엔드 오브 라인(BEOL)의 프로세스에 의해 카본 나노 튜브(CNT)FET의 CMOS 회로를 단일 결정으로 적층 한 칩이다.(강연 번호 T2-5) CNT FET의 CMOS 회로에 의해 촬영 화상의 엣지를 리얼타임으로 검출한다.

 

다른 한건은 카본 나노 튜브(CNT)FET의 CMOS 회로에 의해 1Kbit의 SRAM을 개발한 결과 발표다.(강연 번호 T5-4) 1024개의 모든 메모리 셀들이 정상으로 동작했다.

 

 

 

 

 

이밖에 VLSI 기술 심포지엄에서는 TSMC가 발표 예정인 3차원 집적화 기술이 흥미롭다.(강연 번호 T2-3) 프론트 엔드 오브 라인(FEOL)의 프로세스에서 다른 실리콘 다이를 3차원 적층 한다. 실리콘 관통 전극(TSV) 기술이나 마이크로 범프 기술 등의 BEOL 공정 또는 패키지 공정에 의해 실리콘 다이를 3차원 적층 하는 방법에 비하면 실리콘 다이간 접속 대역 밀도와 전력 효율이 향상된다.

 

 

 

 

36칩을 접속한 DNN 액셀러레이터를 NVIDIA가 개발

여기서는 VLSI 회로 심포지엄의 주요 강연을 본다. 처음은 프로세서 기술에 관한 강연이다.

 

TSMC는 실리콘 인터포저를 사용해 실리콘 다이를 고밀도로 실장 하는 기술(CoWoS기술)에 의해 Arm코어의 SoC 다이를 2개 탑재한 고성능 처리기 모듈을 개발했다.(강연 번호 C3-1) SoC는 4개의 Cortex-A72 프로세서 코어를 내장하고 4GHz로 동작한다.

 

인텔은 암호화폐 "비트코인(Bitcoin)" 마이닝용 프로세서를 발표한다.(강연 번호 C3-3) 해시 함수 SHA256을 10M~756MHash/s로 실행하며 전원 전압은 230mV~900mV. 14nm의 CMOS에서 제조했으며 실리콘 다이 면적은 0.15mm2.

 

NVIDIA는 36칩(6칩×6칩)을 접속한 멀티 칩 모듈 구성의 심층 뉴럴 네트워크(DNN)·액셀러레이터를 개발했다.(강연 번호 C24-1) 용도에 따라서 스케일링이 가능하며 피크 성능은 127.8TOPS, ResNet-50의 추론 속도는 매초 2,615.

 

 

출처 - https://pc.watch.impress.co.jp/docs/column/semicon/1182340.html

반응형
Posted by 랩터 인터내셔널

인텔(Intel)은 16일(현지시간) 스마트폰 전용 5G 모뎀 비즈니스를 철수한다고 밝혔다.

 

인텔 CEO 밥 스완(Bob Swan)은 릴리스에서 "5G는 클라우드와 새로운 기회를 창출할 것으로 기대하고 있지만 스마트폰 모뎀 비즈니스에 대해서는 채산성이나 좋은 대가를 얻을 만한 명확한 길이 없다"고 표명하고 있다.

 

마침 같은 날 퀄컴 및 애플은 그 동안 진행 된 특허 소송에 대한 전면 화해를 발표했다. 애플은 퀄컴에 대해 배상 지불과 함께 2019년 4월부터 두 회사 간 6년에 걸친 장기 라이센스 계약 및 2년 연장 옵션 계약을 체결하고, 퀄컴이 애플에 대한 칩셋 제품 공급을 재개한다.

 

애플은 퀄컴으로부터 특허 침해에 관한 소송으로 아이폰 모뎀에 인텔 제품을 채용하고 있었지만 퀄컴과의 화해에 의해 인텔이 모뎀 비즈니스를 계속해야 하는 근거와 전체 사업에서 모뎀 비중이 매우 작고, 자사의 CPU 공급 문제가 더 우선이기 때문에 종료하는 것이 더 현명한 선택으로 보이고 있다.

반응형
Posted by 랩터 인터내셔널


그 동안 루머로만 소식을 접할 수 있었던 인텔의 새로운 9세대 Core 시리즈가 공식 발표됐다.


인텔은 한국 시간으로 오늘 새벽 라이브 스트림 이벤트를 개최하고, 새로운 9세대 Core i9-9900K, Core i7-9700K, Core i5-9600K 제품에 대한 발표를 진행했다.



제품은 Core i9-9900K 모델이 8코어 16스레드, 베이스/터보 클럭이 각각 3.6 - 5.0, 16MB 캐시, PCI-E 40레인, 듀얼 채널 DDR4-2666, 옵테인을 지원하며 배수락 해제, 가격은 488달러.


Core i7-9700K 모델은 8코어 8스레드, 베이스/터보 클럭이 각각 3.6 - 4.9, 12MB 캐시, PCI-E 40레인, 듀얼 채널 DDR4-2666, 옵테인을 지원하며 배수락 해제, 가격은 374달러.

 

Core i5-9600K 모델은 6코어 6스레드, 베이스/터보 클럭이 각각 3.7 - 4.6, 9MB 캐시, PCI-E 40레인, 듀얼 채널 DDR4-2666, 옵테인을 지원하며 배수락 해제, 가격은 262달러.



9세대 제품들은 패키지 디자인도 새롭게 변경되고 있으며 10월 19일부터 정식 발매된다. 또한 Core i9-9900K, Core i7-9700K, Core i5-9600K 모두 솔더링이 적용됐고, 기존의 인텔 300 시리즈 메인보드에서 바이오스 업데이트만으로 사용이 가능하다.


Core i9-9900K의 경우 링버스 아키텍처에 8코어 16스레드 구성, 동작 클럭까지 높기 때문에 게이밍과 연산 프로그램 모두를 만족시키는 마스터 CPU로써 장기간에 걸쳐 상당한 인기가 예상되고 있다.

반응형
Posted by 랩터 인터내셔널