RAPTER INTERNATIONAL

뉴럴 네트워크를 CPU 코어에 내장한 ZEN

AMD는 2017년 1분기로 예정된 "ZEN" 마이크로 아키텍처 CPU 투입에 힘쓰고 있다. 제 1편으로 8코어의 고성능 데스크톱 CPU "Summit Ridge(서밋릿지)"는 새로운 브랜드 "Ryzen(라이젠)"으로 투입된다. AMD에게 6년만의 CPU 마이크로 아키텍처의 대대적인 쇄신이며 스레드 퍼포먼스에서 Intel CPU에 대항할 AMD에게 오랜만에 강력한 무기다.

ZEN 마이크로 아키텍처는 Intel도 채용한 내부 명령(마이크로 OPs:Micro-OPs) 캐시 "OP캐시"등 고성능화와 저전력화에 큰 효과가 있는 기술을 도입한다. 또 Intel과 같이 SMT(Simultaneous Multithreading)도 도입한다. 그래서 AMD가 Intel 아키텍처의 이점을 도입한 것으로 보이지만 ZEN에는 아키텍처에서 실현한 다른 이점이 있다.

AMD는 단계적으로 ZEN 마이크로 아키텍처의 세부적인 내용을 밝히고 있다. 최근 AMD가 밝힌 마이크로 아키텍처의 큰 특징은 "뉴럴 네트워크(분기 예측 유닛)"이다. AMD는 ZEN의 분기 예측(Branch Prediction)에는 뉴럴 네트워크형 기술이 사용되어 분기 패턴을 학습하고 정밀도를 향상시킨다고 설명했다.

현재의 CPU는 파이프 라인화되어 프로그램의 연속된 명령을 파이프 라인상에서 실행한다. 문제는 조건 분기에서 조건이 판정된 분기 명령으로 분기되는지 여부를 결정한 단계에서 이미 10사이클 이상의 명령이 파이프 라인으로 흐르고 있다. 분기하지 않는다고 예상하고 분기 명령의 후속 명령을 실행하는 경우에는 파이프 라인상의 명령을 리프레시하고 분기의 첫 명령을 다시 시작해야 한다. 그 동안 CPU의 파이프 라인 처리는 정지가 발생하고 손실이 생긴다. 로스는 CPU을 공전시키고 성능을 떨어뜨릴 뿐 아니라 헛된 동작으로 소비 전력도 늘리게 된다.

여기에서 조건 분기 명령에 어떤 분기일지 예측하는 것으로 분기 손실을 줄이는 분기 예측이 필요하다. CPU 기사에서는 아웃 오브 오더(Out-of-Order) 실행과 투기 실행이 혼동되는 경우가 있지만 두 기술은 다르다.

분기 예측의 정확도가 높으면 CPU의 파이프 라인은 원활하게 동작을 계속할 수 있다. 그 만큼 성능이 올라가고 소비 전력이 떨어진다. 전력 효율이 생명인 현재의 CPU에 있어서 분기 예측은 가장 중요한 기술이다. CPU 설계에서 업체들이 가장 각축을 벌이고 있는 것이 분기 예측이라고 해도 좋을 정도다. x86 CPU의 경우는 명령 디코딩과 디코딩 후 명령 캐시 역시 중요하고 ZEN에서는 이 두가지의 개량이 큰 특징이다.

PlayStation 4(PS4)도 도입된 뉴럴 네트워크

ZEN 아키텍처에서는 분기 명령의 예측 알고리즘에 "뉴럴 네트워크"의 접근법을 사용하고 있는데 ZEN의 뉴럴 분기 예측은 최근의 뉴럴 네트워크 붐을 타고 구현된 것은 아니다. 뉴럴 네트워크 베이스의 분기 예측 자체는 새로운 기술이 아니기 때문이다.……특히 AMD에 있어서는.

AMD는 이미 "Jaguar" 계열 CPU 코어에서 뉴럴 네트워크 베이스(퍼셉트론) 분기 예측을 채용하고 있기 때문이다. Jaguar는 Intel의 Atom에 해당하는 저전력 CPU 코어로서 저전력 APU(Accelerated Processing Unit)로 내장 게임기에 사용되고 있으며 Jaguar 코어의 PlayStation 4(PS4)는 뉴럴 네트워크(분기 예측)을 사용하고 있다.

ZEN의 뉴럴 네트워크는 이 회사의 저전력 CPU 코어에서 가져온 기술이다. PS4는 ZEN의 분기 예측 기술을 선점하고 있는 셈이다. 다만 AMD의 Bulldozer계 CPU 코어의 분기 예측 기술도 모두 포함되는 것은 아니며 Piledriver 세대에 뉴럴 네트워크가 도입됐을 가능성도 있다(그런 보도도 있다).

CPU의 분기 예측 기술은 CPU 제조 업체가 숨기고 싶은 기술이다. 분기 예측의 일반적인 테이블 크기 등은 밝히지만 구체적인 알고리즘에 대해서는 입을 다문다. 분기 예측 알고리즘은 CPU 마이크로 아키텍처의 차별화에 핵심이며 타사에 밝히고 싶지 않기 때문이다.

Jaguar의 뉴럴 네트워크 분기 예측에 대해서도 학회 등에서 Jaguar의 기술 발표때 공개되지 않았다. 그러나 AMD의 "APU 101:All about AMD Fusion Accelerated Processing Units" 등의 문서에서는 구석에 Series C와 Series E의 APU에는 뉴럴 네트워크 로직의 분기 예측(Neural Net Logic Branch Predictor)이 포함되어 있다고 적혀있다. 

Samsung의 Galaxy S7도 뉴럴 네트워크 채용

분기 예측에서 뉴럴 네트워크라고 해도 깊이가 있는 "CNN" 등을 사용하지 않고 가장 단순한 "퍼셉트론(Perceptron)"을 사용한다. 1999년에는 원형이 되는 아이디어가 논문으로 발표되고 있다. 2001년 논문 "Dynamic branch prediction with perceptrons"(Daniel A. Jimenez and Calvin Lin, the 7th International Symposium on High Performance Computer Architecture(HPCA-7), January 2001)에서 널리 알려지게 됐고 그 후로도 연구와 개량이 진행되고 있어 주목되는 예측 기술의 한가지다.

실제 프로세서에서도 AMD 외에 여러 제품에서 뉴럴 네트워크가 채용되고 있다. AMD의 저전력 CPU 코어인 Jaguar와 "Bobcat", 오라클의 "Oracle SPARC T4" S3 코어, 그리고 삼성의 "Exynos M1 Processor"다. M1은 Samsung의 SoC(System on a Chip) "Exynos 8890"에 탑재되어 삼성전자의 스마트폰 "Galaxy S7"등으로 쓰였다.

참고로 Bobcat과 M1의 주축인 아키텍트는 같은 Brad Burgess(현 VP, Chief CPU Architect Samsung Austin R&D Center(SARC)이므로 분기 예측이 비슷할 수밖에 없다. 또 Burgess는 Intel이 취소한 CPU "Tejas" 설계자이며 그 전에는 Motorola PowerPC 설계자였다.

뉴럴 네트워크는 위의 CPU 이외에도 채용되고 있을 가능성은 있다. 단, 분기 예측에 대해서는 각사가 비밀을 유지하기 때문에 알기 어렵다. Intel이 협력한 논문에도 여러명이 나왔으며 Intel도 열심히 연구하는 것으로 나타났다.

뉴럴 네트워크의 발안자인 Daniel A. Jimenez(Department of Computer Science and Engineering, Texas A&M University) "Championship Branch Prediction 2016" 에서 슬라이드("Multiperspective Perceptron Predictor")에는 동계의 아이디어를 채용한 CPU의 목록이 있다

패턴 인식형 머신 러닝 문제인 조건 분기 예측

왜 분기 예측에서 뉴럴 네트워크인가, 그것은 원리적으로 궁합이 맞기 때문이다. 분기 예측 알고리즘은 가장 기본적인 2비트의 바이 모델(Bimodel) 분기 예측의 경우에 아래와 같은 스테이트에서 예측을 한다.

높은 가능성으로 분기하는 "Strongly taken"
낮은 가능성으로 분기하는 "Weakly taken"
낮은 가능성으로 분기하지 않는 "Weakly not taken"
높은 가능성으로 분기하지 않는 "Strongly not taken"

4가지 값의 스테이트 머신에서 분기가 성립되고 분기 예측 가능성이 높은 스테이트로 전이한다. 이 기본 바이 모델을 보면 뉴럴 네트워크(NN)의 가중치 변화에 의한 예측을 적용하는 생각을 할 수 있다. 실제 분기 예측 알고리즘에는 보다 다양한 패턴에 대응할 수 있는 2단계 맞춤형 분기 예측, 또 광역 분기 이력을 사용하는 글로벌 분기 예측, 그리고 거기서 발전한 "gshare"와 다양한 예측 기술이 발전, 결합되어 있다.

그러나 분기 예측이라는 것의 근원은 전형적인 머신 러닝 문제(Machine Learning Problem)라고 볼 수 있다. 분기 예측의 목적은 프로그램 스트림에서 조건 분기 명령이 분기하는 패턴을 해석하는 것이기 때문이다. 뉴럴 네트워크 분기 예측의 첫 논문 "Towards a High Performance Neural Branch Predictor"(Vintan, L. and Iridon, M., IJCNN, 1999)에서도 분기 예측은 패턴 인식 문제의 한가지라고 논하고 있다. 그렇다면 뉴럴 네트워크형 학습 알고리즘에서 분기 패턴을 인식하여 분류하면 예측 정밀도가 높아진다는 스토리다.간단히 말하면 뉴럴 네트워크에 의해 화상 중에서 패턴을 추출하고 인식한다면 분기 명령의 분기 패턴도 추출하고 예측할 수 있다는 것이다.

뉴럴 네트워크의 발안자 중 한 Jimenez는 분기 예측은 머신 러닝 문제라고 지적한다. "Perceptrons for Dummies"(Daniel A. Jimenez, Championship Branch Prediction, 2004)

하드웨어 리소스가 커지면 예측 정밀도가 오른다

뉴럴 네트워크의 기본적인 아이디어는 1층 퍼셉트론(Perceptron)에서 분기 패턴을 학습하는 것이다. 가장 기본적 접근에서는 분기 이력으로부터 투입, 즉 과거의 분기 이력 각각에 온라인 학습 결과의 가중치(weight)를 달고 추론을 한다. 실제로는 뉴럴 네트워크 베이스의 분기 예측도 과거 10년 이상 동안 발전했으며 다양한 논문이 발표되고 있다.

뉴럴 네트워크에도 몇가지 문제점이 지적되고 있다. 자원의 증대와 레이턴시는 이 접근의 과제에서 이에 대해 개선하는 기법이 여럿 제안되고 있다. 뉴럴 네트워크 이력에 대해 가중치 데이터가 필요한 만큼 리소스를 먹게 된다. 또 학습(Training)은 이력이 길면 오래 걸린다.

무엇보다 Jimenez는 뉴럴 네트워크의 이점은 이력의 길이에 따라서 밀도를 높일 수 있는 것이라고 밝혔다. 뉴럴 네트워크에서 필요한 리소스는 이력 사이즈에 대해 리니어로만 증가하지만 기존 접근 방식은 지수 함수적으로 필요한 자원이 늘어나기 때문이다. 그래서 뉴럴 네트워크가 일정 이상의 정밀도 향상에 대한 필요 자원이 상대적으로 적게 먹힌다고 한다. 하드웨어 자원의 증가로 일반적인 알고리즘인 Gshare와 Bi-Mode 보다 예측 정확도가 올라간다는 시뮬레이션 결과 등이 보고되고 있다.

위의 그래프는 같은 하드웨어 리소스량 안에서 예측 정밀도를 비교한 것이다. 분기 예측 유닛의 하드웨어 규모가 작을 경우에는 뉴럴 네트워크 베이스의 것이 쓸데없는 자원을 소모하고 정확도가 떨어진다. 그러나 자원의 규모가 커지면 상대적으로 예측 정밀도가 오른다는 구도다. 이러한 시뮬레이션대로라면 분기 예측 유닛의 규모가 커지면 뉴럴 네트워크 베이스의 것이 예측 정확도가 오르게 된다.

분기 이력 테이블을 길게 한 ZEN 아키텍처

AMD는 ZEN에 있어 종래의 고성능 CPU 코어보다 브랜치 히스토리 테이블(Branch History Table)의 크기를 2배로 했다고 설명했다. 뉴럴 네트워크 자원이 늘어나면 예측 정확도가 오를 수 있어 ZEN에서 기존의 분기 예측 알고리즘보다 예측 정확도가 향상되는 것을 기대할 수 있다.

AMD의 뉴럴 네트워크 탑재의 세부적인 부분은 모른다. 하지만 보통의 분기 예측 테이블 외에 퍼셉트론의 가중치 데이터를 가진 버퍼를 갖는 것은 확실하며 이에 대해 AMD의 특허기술 "US20150121050 Bandwidth increase in branch prediction unit and level 1 instruction cache"가 있다.

이 특허에서는 가중치 배열을 포함하는 테이블을 갖는 "Hash Perceptron(HP)"이 설명된다. 참고로 특허에서는 HP 자체도 L1과 L2의 2층 구조로 되어 있으며 ZEN이 탑재한 2수준의 뉴럴 네트워크가 될 가능성을 나타내고 있다.

ZEN의 분기 예측 유닛의 기본은 Jaguar와 흡사하다. 분기처의 예측 주소를 유지하는 "Branch Target Buffer(BTB)"는 L1명령 캐시와 밀접하게 통합되어 있다고 보인다. BTB는 1엔트리에 대해 2브랜치를 즉 2개 분기를 1사이클에 예측할 수 있다. BTB의 사이즈는 아직 밝혀지지 않았고 간접 분기에 대한 "ITA(Indirect Target Array)" 리턴 스택에 대한 32엔트리의 테이블도 갖는다.

참고로 ZEN은 실행 유닛군에 분기 유닛이 2유닛이다. 2개 분기 유닛은 SMT(Simultaneous Multithreading)에서 2쓰레드가 각각 분기를 실행하여 1스레드에서 2개 분기를 실행할 수도 있다. 후자의 1스레드에서 2분기의 경우는 아마도 선행하는 분기 명령의 예측이 분기하지 않는(not taken)경우와 같은 제약이 있을 가능성이 있다. ZEN의 경우는 1사이클 2분기 머신이기 때문에 분기 예측 정확도는 더 중요하다.

출처 - http://pc.watch.impress.co.jp/docs/column/kaigai/1036983.html

AMD가 13일 내년초 정식 발매할 예정인 차세대 아키텍처 ZEN CPU를 RYZEN으로 공식 발표했다.

차세대 RYZEN은 최대 8코어 16스레드로 동작하는 하이엔드 프로세서로 20MB 캐시와 3.4GHz 이상의 동작클럭으로 AM4 플랫폼에서 동작한다. AMD의 설명에 의하면 RYZEN은 AMD의 기존 엑스카베이터 아키텍처 프로세서와 비교해 40%의 IPC 향상을 이루고 있으며 프로세서가 동작하고 있는 환경을 자동적으로 판단하면서 보다 높은 동작 클럭까지 부스트하며 공냉, 수냉, 액체 질소 등을 이용한 극 저온 환경에서도 이를 자동으로 판단하는 SenseMI 기술을 탑재하고 있다.

AMD의 발표 행사에서는 경쟁사 인텔의 TDP 140W의 i7-6900K와 동등한 성능을 TDP 95W로 실현할 수 있다고 어필했다.

관련정보 - http://www.amd.com/ko-kr/innovations/new-horizon

AMD가 수 년간에 걸쳐 개발한 차세대 아키텍처 "젠"의 공식 발표가 불과 몇 개월 앞으로 다가온 가운데 해외 https://www.techpowerup.com 사이트에서 일부 성능 자료를 공개했다.

공개된 자료에 의하면 8코어 ZEN 엔지니어링 샘플은 Blenchmark 프로그램에서 인텔의 10코어 제온 E5-2600 V2 시리즈에 상응하는 성능을 보이며 기존 아키텍처 대비 매우 높은 성능향상을 나타내고 있다.

그러나 해당 자료의 진위 여부는 불투명. 

AMD CTO의 젠(Zen) 일문일답 "고성능 x86 경쟁 재개”

Gordon Mah Ung, Mark Hachman | PCWorld

 새로 발표된 젠(Zen) 마이크로프로세서의 성능에 놀란 PCWorld는 AMD CTO 마크 페이퍼마스터 로부터 더 자세한 이야기를 듣는 기회를 만들었다. 다음은 길이를 조금 줄이고, 내용을 명확하기 만들기 위해 인터뷰 전문을 조금 편집한 내용이다. 젠 프로세서에 대한 더 자세한 기술 정보는 젠 성능 보고서를 참조하기 바란다.

PC월드 : 지금까지 인터넷에는 젠 성능을 의심하는 목소리가 많았다. 인텔 아이비 브리지보다 못할 것이라는 주장들이다. 그런데 인텔의 가장 큰 경쟁자가 될 수 있음을 증명해 보였다.
페이퍼마스터 : 1년 전, 아마 5월 정도로 생각되는데, 금융 분야 애널리스트들과 만난 자리에서 IPC((Instruction Per Clock) 40% 향상이라는 목표를 제시하자 못 믿겠다는 표정들을 지었다. 그러나 능력 있는 인재들로 구성된 팀이었다. AMD에서 자부심이 아주 강한 팀이었다. 그 동안 설계에서 많은 성과를 일궈냈던 팀이다.

발표 행사에서 설명했듯 계속 혁신을 거듭해 왔다. CPU 성능에 격차가 생겼었는데, 이를 되돌렸다. 팀이 큰 공을 세운 것이다.

얼마나 오랫동안 젠을 개발한 것인가?
4년 정도이다.

인텔과 '체스 게임'을 두고 있다고 할 수 있다. 인텔이 젠과 관련된 기사들을 읽으면, 내일 당장 가격을 인하할지 모르겠다. AMD는 젠의 경우에도 계속 낮은 가격에 물량으로 승부할 것인가? 아니면 가격을 높여 더 많은 이윤을 남길 계획인가?
제품 가격 결정은 짐 앤더슨의 책임이다. 아무튼 우리가 오늘 보여주려 한 것은 간단하다. 불안과 불확실성, 의심을 원하지 않는다는 것이다.

우리는 OEM 및 ODM과 협력하고 있다. 오늘 제시한 일정에 맞춰 제품을 출하하면, 시장의 신뢰도 얻을 수 있을 것이다. 자신 있다. NDA 아래 협력하고 있기 때문에, 고객들은 제한된 정보만 볼 수 있다. 젠 코어가 진짜이고, 제시한 성능 목표를 달성한다면, 시장은 의구심을 갖지 않는다. 그리고 우리는 이를 달성했다. 달성했기 때문에 정보를 공유했고, 동시에 이를 시연으로 입증해 보였다.

지난 몇 년 간 중단됐던 CPU 전쟁이 다시 시작된다는 의미인가?
항상 경쟁, 다른 말로 하면 CPU 전쟁이 있었다. 우리는 CPU 로드맵에서 우수한 효율성을 추구해왔다. 앞선 세대인 엑스카베이터(Excavator) 코어를 보면 알 수 있듯, '스위트 스폿'을 공략하면 놀라운 성과를 일궈낼 수 있다. PC 시장을 의미하는 것이다.

엑스카베이터를 이용하는 7세대 APU 중 일부를 생각해보라. 20나노이다. 와트당 성능(전력 효율성)이 뛰어나다. 라데온 그래픽을 지원하고, 배터리 사용 시간도 이전 세대보다 훨씬 길다. 전쟁이 재개된 분야는 고성능 분야이다. 우리는 다시 고성능 x86과 경쟁을 하게 될 것이다.

그 정도의 고성능을 고려하지 않는 보통 사용자는 어떤가? 쿼드코어 젠은 언제 출하되는가?
행사에서 발표한 데스크톱 구성을 시작할 것이다. 젠 출하가 완료되면 일반 사용자를 위한 제품도 보급되기 시작할 것이다. 2017년 하반기에 젠 코어를 이용한 APU가 등장할 것이다. 아직은 세부 사항을 공개하기에는 시기 상조이다. 세부 사항이 공개될 때면 모바일 PC 시장에도 젠 프로세서가 보급되는 것을 볼 수 있을 것이다.

적절한 성능을 갖춘 젠 기반 노트북 컴퓨터를 구현할 수 있다는 말인가?
확장성을 염두에 둔 설계이다. 두 부분이 중요하다. 마이크로아키텍처와 설계 방법론이다. AMD의 이전 세대 코어의 역사에 대해 설명했는데, 그 동안 FinFET은 없었다. AMD의 파운드리와 인텔 파운드리의 격차가 계속 커졌다고 설명했다. 이것이 AMD로 하여금 에너지 효율성 기술을 발전시키도록 유도했다. 우리는 이 모두를 젠 코어 설계에 적용했다. 그리고 FinFET을 이용했다. 이를 결합해서 확장성을 달성할 수 있었다.

명확히 하기 위해 묻겠다. TDP(Thermal Design Power)가 인텔과 경쟁할 수 있는 정도라고 말했다. 무슨 의미인가? TDP 수치로 경쟁할 수 있다는 의미인가?
짐 앤더슨이 발표한 것처럼, TDP 수치로 경쟁할 계획은 없다. 출하하는 각 제품에 따라 달라지는 사양이기 때문이다. 우리가 말하고자 하는 것은 경쟁력 있는 코어와 경쟁력있는 설계를 구현했다는 것이다. 그리고 이를 생태계에 적용하겠다는 의미이다. 폼 팩터와 제품 사양도 마찬가지이다.

태블릿 또한 해당되는가?
이번 세대 제품을 기반으로 한 APU를 의미한다. 2017년 하반기에 구현될 것이라는 의미이다. 폼 팩터에 대해서 자세히 말하기는 시기상조이다. 그러나 APU는 확실하다. 노트북 컴퓨터 시장에서 이를 확인하게 될 것이다. '핵심 영역'이기 때문이다.

젠 프레젠테이션 슬라이드에 싱글 코어 성능을 최적화하고 있다는 내용이 있었다. 대부분의 워크로드는 멀티쓰레드가 많이 필요 없다. 젠에 더 높은 클럭 속도 또는 '터보 부스트' 전략을 채택하겠다는 의미인가?
음, 흥미로운 질문이다. 젠에서 보게 될 것은 다재 다능함이다. 시네벤치(Cinebench), 오늘 우리의 벤치마크에서 볼 수 있는 것이 무엇인가? 시네 벤치와 우리는 모두 여러 멀티스레드 애플리케이션을 제시한다. 오늘 확인했겠지만, 우리는 진정한 동시 멀티스레드를 구현했다. 이는 이런 애플리케이션에서 코어 효과성을 두 배로 높이는데 도움을 준다.
프레젠테이션에서 언급했듯, 실행 파이프라인의 리소스를 증가시켜 이를 달성했다. 싱글스레드의 경우에도 이런 추가 리소스가 큰 도움을 줄 것이다. 다재 다능한 코어이다. 싱글 스레드, 멀티 스레드 애플리케이션을 모두 훌륭히 처리한다.

AM4 소켓이 APU와 서밋 릿지(Summit Ridge)를 모두 지원하게 되는가?
맞다. 새 소켓은 아닐 것이다.

14나노 FinFet 공정에 기반을 둔 폴라리스 GPU 생산이 입증됐다고 언급했다. 이런 공정이 폴라리스 수요를 충족하고 있는가? 젠은 어떤가?
폴라리스 수요가 높다. 우리는 '빌드' 기대치를 충족했다. 14나노 공정은 우리의 기대치와 계획을 만족할 것이다. 서밋 릿지와 네이플스 제품과 관련된 SoC도 마찬가지일 것으로 기대하고 있다.

서버 SoC용 x86 기술을 함께 쓰고 있는 합작 법인이 중국에 있다. 이들과 젠 '네이플스' 기술을 공유할 계획인가?
계약에 따라 공유하지 않았다. 그러나 서버가 목적인 합작 법인이다.

인텔과의 IP 관계가 공유를 허락하는 것인가?
합작 법인과의 관계에 장애물은 없다.

IPC 40% 향상은 대단한 성과이다. 정말로 이를 달성했는가?
그렇다. 우리는 이를 입증을 해 보였다. 2015년 5월 애널리스트 대상 이벤트에서 이를 공개했다. 설계를 시작하면서 그런 목표를 세웠었다.

맞춤형 마이크로프로세서 설계에는 많은 시간과 끈기가 필요하다. 서로 상충되는 성능과 처리량, 전력 효율성 3가지 제약을 극복해야 한다. 3가지를 모두 달성하기란 정말 어렵다. 그러나 팀이 놀랍게도 이를 달성해냈다.

앞서 발표된 성능 목표에 미달한 채 출시되는 제품들이 너무나도 많았다.
마이크로프로세서 성능 목표를 달성하지 못하는 사례가 많다.

많이들 궁금해 하는 것 중의 하나가 '다이의 크기'와 '트랜지스터 수'이다.
아직 트랜지스터 수는 밝히지 않고 있다.

AMD는 지난 몇 년 동안 '세미-커스텀(반 맞춤형, 반 특별 주문형)' 업체로 변신한 것 같다. 그리고 게임 콘솔용으로 출시한 APU가 AMD에 큰 도움을 준 것으로 보인다. 젠부터는 PC 부문에 다시 초점을 맞출 계획인가?
이미 확실히 한 부분이다. 우리는 여러 목적을 추구한다. 이 전략은 바뀌지 않는다. '무기'를 강화한 것이다. 이에 고성능 데스크톱 시장을 표적으로 삼을 수 있게 된 것이다. x86 서버 시장에도 다시 진입할 수 있게 됐다. 이 분야의 AMD 제품이 증가할 것이다. 새 CPU, 젠 코어와 그래픽 카드, 이들은 IP로 향후 '반 맞춤형'에 이용할 수 있는 '무기'들이 될 것이다.

이는 앞서 IPC 40% 향상과 관련된 질문에 대한 답 또한 알려준다. AMD는 첨단 고성능 칩 설계를 통합및 결합하는 방법을 알고 있는 몇 안되는 업체 중 하나이다. 반맞춤형 시장에서 큰 성공을 거둘 수 있었던 이유이기도 하다. IP를 가져야 하고, 이를 통합해 고성능 설계로 전달하는 방법을 알아야 한다. AMD는 이것이 가능한 회사이다.

AMD 칩 설계 역사를 돌아보자. K6, 애슬론 등 많은 칩들이 있었다. 이 모두를 능가하는 성과라고 생각하는가?
역사적인 설명을 한 이유가 거기에 있다. 우리는 젠이 역사적인 변곡점을 형성할 것이라고 확신한다. 우리는 가속 페달에서 발을 뗀 적이 없다. 그리고 지금도 차세대 설계에 매진하고 있는 중이다.

'젠 플러스(Zen+)'는 공식 코드명인가? 아니면 미래에 나올 제품에 대한 가칭인가?
공식 코드명은 아니다. 현재 설계 팀이 개발하고 있는 차세대 기술을 가리키는 표현이다.

젠의 경우, 팀에 엑스카베이터 코어와 동일한 전력에 IPC를 40% 향상시켜야 한다는 목표를 주문했다고 말했다. 젠 이후 코어에도 동일한 주문을 하고 있는가?
젠이 완성 단계인 지금, 다음 세대 기술을 개발하기 시작한 상태이다. 다음 세대 기술을 개발하기 위해 열심히 노력하고 있다. 물론 세부적인 것들을 추구하는 것은 아니다. 어쨌든 모든 세대의 팀원들이 현재 젠 팀원이 직면한 과제를 제시 받게 될 것이다. 성능과 처리량, 효율성 향상에 대한 과제이다. 이 3가지 목표는 앞으로도 바뀌지 않을 것이다.

네이플스의 경우 4웨이 프로세서를 계획하고 있는 것인가?
오늘 서밋 릿지와 네이플스 2P 구성에 대한 정보를 공개했다.

경쟁자인 인텔은 IDF를 센서와 임베디드, IoT에 할애했다. AMD는 임베디드를 젠용 시장에 포함시켰다. 젠에 IoT 미래에 대한 구상이 포함되어 있다는 의미인가?
센서를 이용해 정보를 수집하는 IoT 장치가 급증하는 추세이다. IoT 장치는 효율성이 아주 높고, 가격이 아주 저렴해야 한다. 많은 장치가 필요하기 때문이다.

IoT는 다음과 같은 질문에 해답을 제시한다. 센서가 수집한 수 많은 데이터로 무엇을 할 것인가? IoT는 수 많은 데이터를 생성한다. 따라서 이런 데이터를 수집할 허브, 네트워크 에지, IoT 장치를 실행할 클라우드와 확장된 서버 역량이 필요하다. 오늘 설명했듯, 우리는 이런 시장을 공략할 계획이다.

인텔과 경쟁할 수 있었던 AMD 제품은 애슬론이 마지막이었다. 그런데 이를 지원하는 메인보드가 많지 않았다. 이와 관련, 인텔의 위협이 야기한 결과라는 소문이 있었다. 이번에도 그럴 것으로 보고 있는가?
시장이 젠 코어 성장을 견인할 것이라는 말만 하겠다. 고객들의 수요가 증가할 것으로 확신한다. 시장은 경쟁을 원한다.

CEO 리사 수는 미래의 AMD를 설명하면서 '최고는 아직 나오지 않았다'고 강조했다. 조직 내부, 제품을 만드는 엔지니어들의 생각은 어떠한가? AMD 암흑기처럼 값싼 대체품이 아닌, 인텔 제품과 제대로 경쟁할 수 있는 제품이라고 생각하는가?
AMD 엔지니어들은 크게 기대에 차 있으며, 자부심을 갖고 있다. 다시 강조하지만, 4년 동안 노력을 했다. AMD의 경쟁력에 의구심을 갖고 있는 사람들이 있다는 것도 잘 알고 있다. 우리는 겸손한 자세로 집중해서 결과물을 내놓았다. 몇 년 전 수립한 목표를 달성한 것, 결실을 맺은 것을 자랑스럽게 생각하고 있다. AMD는 이런 정도의 고성능 CPU를 시장화할 수 있는 극소수 업체 중 하나이다.  editor@itworld.co.kr

Read more: http://www.itworld.co.kr/news/100813?page=0,2#csidx041fcc2db4e19deb76b7eeee2f0cbdb
Copyright © LinkBack

AMD는 대만 타이베이의 COMPUTEX TAIPEI 2016에서 신제품 발표회를 개최했다. 이 가운데 최신 GPU인 "Radeon RX 480"과 최신 APU "7세대 APU"을 소개하고 마지막으로 리사수는 "One More Things" 으로 차세대 하이엔드 CPU "Zen"을 공개했다.

Zen은 Excavator의 후계 모델이 되는 차세대 CPU로 리사수는 Zen코어를 채용한 CPU의 실물을 공개하며 40% 이상의 IPC 향상과 함께 8코어 16스레드의 스펙, 데스크탑용으로는 AM4 플랫폼으로 전개할 것이라고 밝혔다. 우선 데스크탑용으로 전개하고 이후 서버나 APU로 차례대로 전개한다.

구체적인 투입 시기에 대해서는 언급을 피했으나 이미 샘플을 출하했고, 3분기 중에 투입될 것이라 밝혔다.

출처 - http://pc.watch.impress.co.jp/docs/news/event/1002548.html

Bitsandchips.it가 애플이 2017년부터 2018년에 발매하는 차세대 아이맥과 맥북에 커스텀 x86 SoC을 채용하는 것을 검토하고 있다고 보도 했습니다.

SoC는 System-on-a-chip의 약어로 하나의 반도체 칩 위에 필요한 일련의 기능(시스템)을 집적하는 방식을 뜻하며 애플의 커스텀 x86 SoC 파트너로 거론되고 있는 것이 AMD이며 2016년부터 2017년에 등장하는 AMD의 차세대 x86 아키텍처 Zen(젠)을 애플이 채용한다는 내용 입니다.

또한 애플과 AMD는 2011년에 애플이 맥북에어에 AMD 프로세서의 채용을 검토한 것으로 드러나고 있는데 그 당시는 공급량 등의 문제로 실제 채용까지는 이르지 못하고 보류되었다고 합니다.

한편, AMD가 내년에 공식 발표를 예정하고 있는 차세대 아키텍처 Zen(젠)은 프로세서의 IPC가 40% 향상 될 것이라고 밝혀 기대를 모으고 있습니다.

[ 차세대 AMD 젠 아키텍처 개요 ]

AMD는 차세대 x86 CPU "젠(Zen)"과 ARM CPU "K12"를 양축으로 전개한다. Zen은 현재의 불도저(Bulldozer)계 CPU 코어 "Excavator(엑스카베이터)"보다 40%나 클럭당 실행 성능이 높아진다. 또 GPU에는 차세대 광대역 메모리 기술 "HBM(High Bandwidth Memory)"을 타사보다 앞서 채용한다.

앞으로 몇 년간 이 회사는 신 아키텍처와 신 기술의 러시가 진행된다. 강력한 신규 CPU 코어와 GPU 코어를 기둥으로 게임과 가상 현실 등의 몰입형 플랫폼, 그리고 데이터 센터와 같은 시장을 개척한다는 전략이다.

또 PlayStation 4(PS4)과 Xbox One에서 성공한 세미 커스텀 형의 비즈니스도 확산하고 있는 것으로 밝혔다. AMD는 지난 몇 년간 전통적인 PC 플랫폼 이외의 시장 개척에 힘을 쏟아 왔고 신규 CPU 코어에 의해서 그 전략이 점차 구체화 되고 있다.

AMD는 미국 뉴욕 증권 거래소 나스닥(NASDAQ)에서 개최한 "2015 FINANCIAL ANALYST DAY"에서 동사의 기업 전략 전환과 제품 로드맵의 쇄신을 발표했다. 첫머리에 등장한 AMD의 Lisa Su(리사수)(President and Chief Executive Officer, AMD)는 동사의 비즈니스 이행이 순조롭게 진행되고 있으며 전통적인 PC 비즈니스 외의 엔터프라이즈, 배치, 세미 커스텀 매출이 2014년 40%에 이른 것을 설명. 이들 시장 확대로 이후 동사의 사업이 급속하게 상승세를 탈 것이라 밝혔다.

이 회사가 이번에 발표한 제품 로드맵은 이러한 기업 전략에 따르고 있다. 강력한 CPU코어의 투입에 포커스하여 플랫폼을 단순화하고 확장 가능하게 한다. 그래서 내년(2016년)에는 새로운 CPU 코어 젠을 탑재한 CPU 제품을 하이엔드의 FX 시리즈로 출시한다.

젠은 현재의 Bulldozer(불도저)계 마이크로 아키텍처의 CPU코어가 아니라 완전히 새로운 설계의 코어다. 올해의 APU "카리조(Carrizo)"에 탑재되는 엑스카베이터 코어보다 클럭당 명령 실행 성능 IPC(Instruction-per-Clock)가 40%나 높아진다고 한다. Bulldozer계는 스레드에 정수 연산 파이프가 2개지만 젠에서는 3개 이상으로 되는 것은 확실할 것.

또, 젠은 AMD의 CPU에서는 처음으로 SMT(Simultaneous Multithreading)를 지원 한다는 것을 AMD의 기술 전략을 총괄하는 마크 페이퍼 마스터(Mark Papermaster) Senior Vice President and Chief Technology Officer에 의해서 밝혀졌다. SMT는 인텔이 Hyper-Threading으로 채용하고 있으나 젠의 탑재에 대해서는 밝혀지지 않았다. 또 캐시 시스템을 갱신해 광대역이며 동시에 낮은 레이턴시 캐시 계층을 구현하는 것도 공표, FinFET 3D 트랜지스터 기술을 제조 공정 기술에 사용함으로써 전력 효율이 크게 개선된다고 설명했다.

AMD는 지난해(2014년) 5월 젠과 함께 고성능 ARM 코어 "K12"을 개발하고 있는 것도 밝혔다. K12는 2017년에 투입되며 서버 및 성능이 요구되는 임베디드 시장을 위한 제품이다. 젠의 개발 노하우가 K12에도 활용 될 것으로 보인다. AMD의 고성능 CPU는 커스텀 회로 설계를 다용하는데 K12도 그러한 설계가 될 것으로 예상된다.

GPU는 광대역 메모리 기술 HBM(High Bandwidth Memory,SK 하이닉스)를 채용한 제품이 올해 중반에 발표되는 것도 확인됐다. HBM은 다이(반도체 본체)를 적층 하는 스택 DRAM 기술로 500GB/sec 이상의 메모리 대역을 GDDR5 보다 훨씬 낮은 소비 전력으로 실현한다. 이 회사는 HBM을 우선 GPU의 GDDR5 대체 그래픽 메모리로 채용한다고 한다.

GPU 코어는 내년(2016년)에는 현행 GCN(Graphics Core Next)을 개량한 GCN 3.0으로 이행, FinFET 3D 트랜지스터 프로세스 기술로 이행하고 전력 효율을 2배로 높이겠다고 밝혔다. 또 가상 현실에 대한 최적화도 하겠다고.

CPU 코어와 GPU 코어의 개량에 의해서 AMD는 앞으로 APU(Accelerated Processing Unit)의 전력 효율도 높인다. 2020년까지 현재보다 25배의 전력 효율 향상을 목표로 한다. 또 CPU와 GPU를 통합한 HSA(Heterogeneous System Architecture)의 프로그래밍 모델도 확충한다. 머신 러닝의 시장에도 포함할 것이라 AMD는 생각한다.

제품 로드맵에서는 지난해 5월 발표한 x86과 ARM의 호환 "칩 설계 프레임워크" "Project SkyBridge(스카이브릿지)"가 취소된 것으로 밝혀졌다. 이는 x86과 ARM의 플랫폼 호환 요구 자체가 낮다고 AMD는 설명한다.

무엇보다 스카이브릿지의 본질은 소켓과 마더보드와 같은 차원뿐만 아니라 SoC(System on a Chip) 내부 호환에 x86과 ARM 두 아키텍처의 SoC의 설계 호환성을 높인다는 점이다. 이 점이 젠과 K12 세대로 지속될지는 밝혀지지 않았다.

스카이브릿지는 20nm 프로세스로 올해(2015년) 제조 될 예정이었다. 그러나 20nm는 IP를 설계해 봤지만 CPU에는 이점이 적은 것이 밝혀지면서 AMD는 메인 스트림 제품에는 20nm를 채용하지 않기로 했다고 한다. 현재의 제품 로드맵에서 28nm의 평면 트랜지스터 프로세스에서 14/16nm의 FinFET 3D 트랜지스터 프로세스로 점프할 계획이다.

스카이브릿지의 취소는 이 회사의 설계 자원을 집중시키고 플랫폼을 심플화하며 제품 라인을 정리한다는 점에서는 효과가 높다. 또, 기업과 내장, 세미 커스텀에 맞춘다는 회사의 전략에도 부합한다. 결과적으로 AMD의 로드맵은 단단한 것이다.

랩터 인터내셔널 - http://raptor-hw.net/xe