RAPTER INTERNATIONAL

업계 최초의 로직과 로직을 3차원 적층하는 3D 패키징 기술 "Foveros"

Intel 상석 부사장 겸 Intel 아키텍처/그래픽스 솔루션 사업본부장 겸 에지 컴퓨팅 솔루션 아키텍트 라자 코두리는 "현재는 CPU, GPU, FPGA, 가속기 등 복수의 프로세서가 컴퓨팅 환경에서 이용되고 있는 헤테로지니어스 환경이 되고 있다. 그러한 가운데 패키징 기술의 진화, 특히 3차원 적층 기술이 요구되고 있었다"고 밝혔다.

그리고 코두리가 공개한 것은 "Foveros"라는 Intel이 개발 코드네임으로 부르고 있는 3D 패키징 기술이다. 3D 다이적층 자체는 지금까지도 GPU 위에 HBM 메모리를 적층하는 등의 형태로 이용되어 왔다. 그러나 로직과 로직을 적층하는 기술은 업계 최초이며 발열을 어떻게 해결하는지를 포함해 다양한 기술혁신을 포함시켰다.

Foveros는 Intel이 이미 투입한 Embedded Multi-die Interconnect Bridge(EMIB)라 불리는 2D 패키징 기술의 발전 기술이다. Intel은 개발코드 네임 "KBL-G" 등 여러 다이를 하나의 패키지로 통합하는 제품을 최근 추진하고 있으며 이번 3D 패키징 기술은 그 연장 선상에 있다.

Intel에서는 이것을 2019년 후반에 실제 제품에 투입한다. 최초의 Foveros를 활용한 제품은 22nnm 프로세스 룰로 제조되는 SoC(x86 프로세서+I/O)에 10nm 프로세스 룰로 제조되는 것보다 강력한 처리 능력을 가진 x86 프로세서+GPU와 그 위에 메모리를 3단으로 겹친 제품.

이번에 Intel은 그 최초의 제품을 실제로 가동한 데모를 공개했다. 현재의 엔지니어링 샘플에서는 팬이 필요하지만 실제 제품에서는 팬이 필요 없을 정도로 저전력이라고 밝혔다. 현시점에서는 이 Foveros에 대응한 제품이 어떠한 시장에 투입되는지 등에 관해서는 밝혀지지 않았다.

광대역 및 대용량으로 흔든 제 2세대 HBM2

HBM2는 DRAM 자체가 고가에 기본 논리 다이도 필요하고 실장에 있어서는 CPU-GPU 사이의 배선에 인터포징이 필요하다. 그래서 칩 벤더에게 고비용 솔루션이 되고 있으며 결과적으로 채용할 수 있는 것은 고가 제품에만 한정되어 버렸다. NVIDIA를 예로 들면 HBM2는 하이엔드 컴퓨팅을 위한 GPU에 채용하며 그래픽용으로 설계한 GPU의 대부분에는 GDDR 시스템 메모리를 채용하고 있다.

그러나 고비용에도 불구하고 HBM2는 수요가 점점 확대되고 있다. 그것은 딥-러닝(심층 학습)의 융성으로 GPU 등 액셀러레이터 류의 수요가 서버 측에서 높아졌기 때문이다. 결과적으로 서버용 GPU와 고성능 컴퓨팅(HPC)용 액셀러레이터/FPGA가 채용한 HBM2 메모리의 수요도 점점 확대됐다.

현재 HBM2는 DRAM 벤더에게 높은 가격에도 팔리는 고마운 상품이 됐다. 그리고 그 수요는 하이엔드 활용에 집중됐다. HBM2에 대한 현재의 시장 요구는 더 광대역, 그리고 더 큰 용량이다. 뉴럴 네트워크 베이스의 딥 러닝과 IoT(The Internet of Things) 등으로 가속되는 빅 데이터라는 요소가 있고, 메모리 대역으로 메모리 용량에 대한 압박은 갈수록 심화되고 있다.

스택 DRAM의 니어 메모리는 1TB/s를 넘은 메모리 대역이 요구되고 있으며 메모리 용량도 가능하면 32GB가 달리는 흐름이다. SK hynix가 이번에 발표한 제 2세대 HBM2는 바로 그러한 수요에 부응한 아키텍처다. 데이터 전송 속도는 2.66Gbps까지 오르며 하이엔드 GPU(HBM2가 4스택) 메모리 대역은 1.36TB/s. 그리고 아마도 1TB/s 급 메모리 대역으로 32GB의 메모리 용량을 양립시킬 수 있다.

삼성도 제 2세대 HBM2 메모리 AquaBolt 발표

사실은 HBM2를 공급하는 또 하나인 삼성도 SK hynix와 마찬가지로 제 2세대 HBM2를 발표하고 있다. 이쪽은 아직 학계에서도 자세한 기술 발표는 없지만 "AquaBolt(아쿠아 볼트)"라는 코드네임으로 1월 공식 발표되고 있다. Samsung의 AquaBolt HBM2는 제품으로서 데이터 전송 속도를 2.4Gbps로 끌어올린다. 1스택당 메모리 대역은 307GB/s, 4개의 스택을 사용하는 하이엔드 GPU에서는 1.23TB/s의 메모리 대역이다.

Samsung은 제 1세대 HBM2 "Flarebolt(플레어 볼트)"에서 보통 1.2V 구동에서는 1.6Gbps의 전송 속도로 제품화, 2Gbps는 1.35V 구동이라고 했다. 2016년 ISSCC에서 발표시("A 1.2V 20nm 307GB/s HBM DRAM with At-Speed Wafer-Level I/O Test Scheme and Adoptive Refresh Considering Temperature Distribution"K. Sohn, et al., ISSCC)은 2.4Gbps까지 가능했지만 제품이 어려웠다고 본다.

그러나 제 2세대 AquaBolt에서는 1.2V로 2.4Gbps를 달성할 수 있다는 것. Samsung의 제 2세대 HBM2의 목적도 SK hynix의 그것과 같은 선상에 있다. 그래서 Samsung의 AquaBolt HBM2도 4Hi/8Hi에 최적화 될 가능성이 있다.

흐지부지 된 소비자용 HBM

이러한 HBM2의 방향 전환은 실은 HBM2 세대에서만 머무르지 않는다. 향후의 스택도 DRAM 메모리 전체의 방향에 영향을 주고 있다. 구체적으로는 HBM 3세대 HBM도 어느 정도 비슷한 양상을 보이고 있다.

포스트 HBM2 에서는 당초 더 광대역화 된 규격과 가전 시장에 저비용으로 조명하는 규격의 2개 플랜이 나타나고 있었다. 후자의 가전용 HBM에서는 비용을 크게 낮추고, 비용이 문제가 되는 소비자 시장으로 침투할 계획이었다.

구체적으로는 염가 HBM은 인터페이스 버전을 HBM/HBM2의 절반인 512-bit으로 줄인다. I/O을 좁히고 다이 간 TSV도 줄인다. 또 HBM/HBM2 에서는 DRAM 다이군 아래에 베이스 로직 다이가 있지만 이것도 불 필요하게 한다. DRAM 다이 사이에 마스터/슬레이브 구성을 취하고, 현재의 HBM2 8GB 용량에 1GB의 ECC를 탑재하고 있지만 이것도 취소한다. HBM/HBM2)에서는 비싼 실리콘 인터포저를 필요로 하지만 가전용 HBM에서는 저비용 인터포저 등으로 가능하게 한다는 제안이었다.

그러나 이쪽의 가전 제품용 HBM 계획은 최소되어 현재는 검토되지 않는다. 한 JEDEC(반도체 표준화 단체) 관계자는 "DRAM 벤더는 규격의 분열을 싫어한다. 가전용으로 다른 하나의 DRAM을 만드는 것은 벤더 측에게 어렵다. 그래서 하나의 규격으로 통일하게 됐다" 고 밝힌다.

그러나 다른 업계 관계자는 배경에는 고객 측의 사정도 있다고 설명한다. "사실 가전용 HBM은 게임기로 채용을 상정하고 있었다. 막대한 대수의 게임기에 채용되면 시장이 쉽게 일어서기 때문이다. 하지만 게임기 벤더 측이 가전용 HBM의 채용을 꺼렸다. 그래서 규격 자체가 흐지부지됐다"

만약 가전용 HBM이 "PLAYSTATION 5(PS5)" 같은 차세대 게임기에 채용된다고 하면 제품화는 순조롭게 된다. 수천만 모듈의 HBM 수요가 한꺼번에 태어나기 때문이다. 반대로 말하면 그 만큼의 시장이 확실해지지 않으면 가전용 HBM은 만들기 어려운 상황이라는 것을 알 수 있다. 즉, 가전 시장에서 광대역 메모리 수요가 보이고 시장이 어느 정도 일어서지 않으면 메모리는 높은 가격으로 띈다. 하면 더욱 시장이 성장하기 어려워진다는 부정적인 악순환에 빠지게 되기 때문에 그것을 타파할 만한 고객을 확보하지 못하면 가전용 HBM은 어려울 것으로 보인다.

인텔 등이 이끄는 차세대 HBM

DRAM 벤더 측에게는 현재 HBM2는 고가에서도 잘 팔리고 있기 때문에 굳이 가전용 HBM에 주력할 필요가 적다는 사정도 있다. 딥 러닝(기계 학습)과 빅 데이터에 의한 하이엔드 시장에서 광대역 메모리의 수요 확대가 HBM2 수요를 견인하고 있다. 하이엔드 GPU 같은 고성능 엑셀러레이터에서는 HBM을 사용하는 것이 당연하게 되고 있다.

HBM계 DRAM은 원래 넓은 시장으로 침투하고 비용도 가격도 싸질 것으로 예상되고 있었다. 그러나 예상보다 고비용이기 때문에 침투는 한정되어 있었다. 그래서 시장이 좁아 고전한다고 여겨졌던 것이 초 광대역 메모리를 필요로 하는 시장 자체가 급격히 확대됐기 때문에 HBM2 메모리도 예상보다 급 성장하게 됐다. 

무엇보다 HBM3에 해당하는 차세대 HBM에서는 어느 정도 범위의 시장을 커버하는 것은 검토되고 있다. 초대 HBM은 사실상 AMD와 SK hynix에서 시작한 규격이다. 그러나 HBM2에서는 고객 측에서 이끄는 기업들이 엔비디아와 인텔로 바뀌었다. 그리고 차세대 HBM에서도 여전히 인텔이 점차 이끌고 있는 것으로 보인다. 인텔은 HBM2는 매우 열심히고, 자사 플랫폼에서 HBM2를 사용하기 위해 AMD GPU를 채용한 "Kaby Lake-G"를 개발했을 정도다.

현재는 HBM3도 인텔이 줄줄이 요구 사양을 내걸고 DRAM 벤더 측이 그 사양에 응해 검토하겠다고 하는 흐름으로 나타나고 있다. 인텔은 최종적으로 PC에도 HBM 시스템 메모리를 채용하려 한다. 인텔은 자사 개발의 eDRAM 칩을 광대역 버퍼로 올린 CPU를 만들고 있다. 이 eDRAM을 HBM으로 바꾸는 것이 인텔의 목적 중 하나닫. 물론 하이엔드 액셀러레이터에서도 HBM의 채용을 확대할 것이라고 보인다.

인텔은 그 때문에 PC에서 HPC까지 범위를 위한 사양을 요구하고 있다고 추측된다. 그 중에는 사양대로 만들면 제조 비용적으로 어려워질 것과 기술적으로 고난도의 것도 포함된다고 한다. 그 때문에 차세대 HBM 사는 아직 흔들리고 있다.

HBM2의 저비용화에서 인텔이 선두를 달려

광대역으로 가는 스택 DRAM, 그러면 저비용화는 어떻게 할 것인가. 이에 대해서는 복수의 솔루션이 나타나고 있다. 현재 HBM2에 대해서는 우선 비용이 높은 실리콘 인터포저보다 저비용 기술로 대체하는 수단이 개발되고 있다.

인텔은 8세대 Intel Core Processors with Radeon RX Vega M Graphic과 상표로 설정한 Kaby Lake-G에서 자체 개발한 패키지 기술 "Embedded Multi-die Interconnect Bridge(EMIB)"를 채용했다. 비용이 높은 실리콘 인터포저를 쓰지 않고 HBM2 메모리 접속을 가능하게 하는 2.5D통합 기술이다.

또 삼성은 지난해(2017년)의 Arm 기술 콘퍼런스 "ARM Techcon"에서 실리콘 이외의 재료 "Redistribution Layer(RDL)"에 의해 HBM 메모리를 서포트하는 플랜을 발표했다. 다만 RDL에서 지원에 어떤 제약이 생길 수 있다.

현재 HBM2는 DRAM 자체가 고가임이 문제라고 HBM에 주력하는 AMD의 Mark Papermaster(Chief Technology Officer and Senior Vice President, Technology and Engineering, AMD)가 설명한다. DRAM 자체의 가격은 HBM 계열 메모리 시장이 넓어져 볼륨이 늘고, 양산 효과가 안 나오면 해결이 어렵다. 스택 DRAM에서는 테스트 등의 비용도 높지만 이는 DRAM 자체의 기능으로 경감시킬 수 있다.

더 광범위한 보급에는 아직 과제가 많은 HBM 메모리지만 그 장래성을 의심하는 목소리는 적다. 그것은 프로세서의 성능 향상에 대해 충분한 메모리 대역을 제한된 전력 소비 범위 내에서 제공할 수 있는 기술이 현재 스택 DRAM 말고는 보이지 않기 때문이다.

이러한 상황으로부터 미래에는 메모리 스토리지 계층에서 워킹 메모리는 프로세서의 근처(동일 패키지 내)로 삼는 "니어 메모리(Near Memory)"와 확장 메모리 슬롯의 "파 메모리(Far Memory)"로 양분되는 방향으로 향할 것이 예상된다. DDR5와 비휘발성 메모리의 DIMM 류(NVDIMM, 3D Xpoint DIMM 등)도 중요하며 메모리는 향후 더욱 복잡해질 것으로 보인다.

인텔 Kaby Lake-G의 의문

인텔은 적층 DRAM "HBM2"를 CPU 패키지로 통합한 "Kaby Lake-G"를 연내에 투입한다. 기존 eDRAM 버전 CPU와 마찬가지로 CPU 패키지 내에 HBM2의 DRAM이 탑재되고 있다. 다만 몇가지 큰 차이가 있다. 이미 소문으로 보도되고 있듯이 GPU 코어는 인텔의 내장 코어가 아닌 서드 파티의 디스크리트 GPU 다이다.

인텔이 AMD GPU를 CPU 패키지에 도입하는 이야기는 오래전부터 소문이 돌고 있었다. 보드 벤더 뿐 아니라 소프트웨어 개발자에게도 "서드 파티의 디스크리트 GPU와 HBM2"를 탑재하는 "G" 형식 번호의 Kaby Lake를 낸다고 설명하고 있었다고 한다. 사실 인텔은 지난해(2016년) 전반에 메모리에 대해서 업계 관계자에게 설명을 했으며 그 때는 HBM2의 채용은 2017년 중에는 하지 않을 예정이었다. 그 뒤 HBM2 채용 계획의 변경과 함께 AMD GPU의 채용과 Kaby Lake-G가 떠올랐다.

Kaby Lake-G의 패키지에는 쿼드 코어 버전 Kaby Lake 다이, AMD 디스크리트 GPU 다이, 그리고 HBM2가 1스택 탑재되고 있다. HBM2 스택의 다이 층수는 모르지만 HBM2는 풀 대역을 실현하려면 최저 2다이의 적층이 필요하므로 2다이나 4다이 중 하나라고 추측된다. 메모리 용량은 2GB 또는 4GB 어느 쪽이 된다.

Kaby Lake 다이와 AMD GPU 다이의 사이는 온 패키지 PCI Express로 연결되어 있다고 보이고 AMD GPU 다이와 HBM2 스택의 사이는 인텔의 새로운 2.5D 솔루션 "Embedded Multi-die Interconnect Bridge(EMIB)"로 연결되어 있다고 본다. EMIB는 작은 실리콘 조각을 사용한 초고밀도 배선에 의해 기존보다 저비용으로 HBM2의 구현을 가능하게 한다.

인텔은 작년 상반기 단계에서는 2017년 중 HBM2의 도입은 생각하지 않았다. 2018년까지는 eDRAM 만이 인텔의 메인 스트림 PC에서 메모리 통합 솔루션이 될 예정이었다. 인텔 실리콘의 스케줄, HBM2 대응의 CPU 다이 투입은 2018년이기 때문이다. 그것을 AMD 다이를 도입하고 앞당기려는건 상당히 이례적인 일이다.

물론 CPU 제품 경쟁력 강화 때문이라고도 생각된다. 그러나 원래 Kaby Lake-G의 상대는 GPU 통합형 CPU인 AMD의 APU(Accelerated Processing Unit) "Raven Ridge(레이븐 릿지)" 세대인 셈인데 거기에 AMD GPU로 대항하는 이유를 알수없다. 그러나 이 제품화가 HBM2와 EMIB의 도입을 앞당기기 위해서라고 생각하면 납득이 간다.

EMIB는 이미 인텔 파운드리 서비스로서 제공되어 알테라 FPGA의 옵션으로 제공되고 있다. 그러나 가전 제품의 양산이라는 점에서는 아직 시작하지 않고 있다. 러닝 커브를 거두려면 먼저 양산을 시작해 EMIB와 HBM2의 플랫폼을 최대한 빨리 만드는 것이 좋다. Kaby Lake-G가 인텔의 패키지 기술의 선도적인 제품이라고 생각하면 여러가지 의문이 풀린다.

인텔의 2.5D 패키지 전략의 선도가 된 Kaby Lake-G

Kaby Lake-G에는 3가지의 큰 의미가 있다.
하나는 인텔이 "2.5D" 패키지 솔루션으로 본격적인 방향을 튼것. 2.5D 즉 1개의 칩 패키지에 여러 칩의 다이를 올린 타입의 적층 기술이다. 지금까지도 패키지에 복수 다이를 올린 "MCM(Multi-Chip Module)"은 인텔에도 다수의 제품이 있다고 생각할 수 있지만 이번 2.5D는 그것과는 얘기가 다르다.

이번 Kaby Lake-G는 HBM2를 채용하여 여러 광대역 인터페이스로 이어진다. HBM2는 1024-bit 대역의 인터페이스에서 2Gtps때 1스택당 256GB/sec의 대역을 실현한다. 고밀도 배선으로 이어 다이들을 광대역으로 접속하는 2.5D화가 이번의 흐름이다.

시작은 메모리의 HBM2지만 인텔은 커뮤니케이션 기능의 다이 등 메모리 이외의 다이간 CPU 다이와 광대역 접속한다. Kaby Lake-G는 그 선행 사례인 칩이다. 사실 인텔은 이러한 이기종 다이의 통합 계획을 발표하고 있다. 가까운 장래에 인텔의 칩은 복수의 다이가 고밀도 배선의 2.5D에 패키징 된 SIP(System in Package)가 일반적으로 될지도 모른다.

두번째는 인텔의 PC 프로세서가 메모리 대역 바인드에서 해방되는 것이다. 인텔과 AMD는 CPU 코어와 GPU 코어의 통합을 추진하고 있는데 현재의 DDR4 등의 메모리 모듈형 솔루션에서는 메모리 대역이 GPU 코어에 대해 모자르다. 그러나 CPU는 메모리 용량과 비용 증설성 면에서 이점이 있는 DRAM 모듈을 버리는 것이 어렵다. 디스크리트 GPU 같은 힘으로 메모리 대역을 확장하기 힘든 것이 메인 스트림 CPU의 약점이 되고 있었다.

그러나 인텔의 패키지 기술 EMIB는 저비용으로 적층 DRAM의 구현을 가능하게 한다. 초고밀도 배선에 의해 수백 GB/s의 광대역 메모리를 실현한다. 그래서 메인 스트림 디스크리트 GPU 수준의 메모리 대역을 메모리 모듈로 사용한 CPU형 제품으로 실현할 수 있다. 메모리 대역 때문에 성능을 제약 받지 않고 내장 GPU 코어를 대형화할 수 있게 된다. 이는 장래에 예상되는 뉴럴 네트워크(액셀러레이터 코어) CPU에 대한 통합에도 중요한 요소다.

세번째는 메모리/스토리지 계층의 변혁이 시작되는 것이다. Kaby Lake-G는 아직 외부 디스크리트 GPU 다이를 사용한다. 그러나 인텔의 본명은 자사의 CPU에 HBM2 인터페이스를 통합하는 세대다. 그 세대가 되면 EMIB로 연결된 HBM2는 CPU의 메모리/스토리지 계층의 일부로 완전히 통합된다.

새 메모리/스토리지 계층의 메모리 대역은 온 패키지 스택 DRAM으로 메모리 용량은 DIMM소켓의 DRAM 모듈에서 벌어진다. 또 DIMM 소켓에 비휘발성 메모리 모듈을 타고 더 대용량의 메모리 탑재가 가능하다. 이를 위한 기술의 변화가 Kaby Lake-G에서 시작된다고 추측된다.

AMD의 움직임에 맞서 움직이기 시작한 인텔의 광대역 메모리 계획

광대역 메모리의 CPU 통합이라는 측면에서 보면 Kaby Lake-G 에는 복잡한 사정이 있었다. 광대역 DRAM의 CPU 패키지 탑재는 원래 AMD가 먼저 움직이기 시작하고 있었다. AMD는 CPU와 GPU의 통합을 진행하고 메모리 대역이 문제가 될 것이라고 생각하여 DRAM 벤더와 "HBM" 스택 DRAM 개발을 진행시키고 있었다. 당초 AMD 구상에서는 하이엔드 GPU 뿐 아니라 메인 스트림 GPU나 APU에도 HBM을 조기에 채용할 터였다.

한편 인텔은 밀접한 관계에 있는 Micron Technology의 스택 DRAM "HMC"의 구상에 타고 있었다. 그러나 HMC는 성격상 서버나 하이엔드 그래픽용 솔루션이 될 전망이었다. 반면 당초 구상의 HBM은 보다 저비용으로 될 예정이어서 HMC와는 다른 레이어가 될 전망이었다. 그래서 인텔은 HMC와 별도로 메인 스트림 PC에 적용할 수 있는 광대역 메모리 솔루션이 필요했다.

거기서 인텔은 자체 기술로 개발한 eDRAM을 사용, 광대역의 eDRAM 칩을 자사에서 제조하고 CPU 패키지에 탑재하는 방향으로 나아갔다. 커스텀 eDRAM으로써 광대역, 고 효율의 데이터 전송을 실현하고 메모리 킬러인 GPU 코어를 내장하는 진행 방향이다. 그러나 인텔의 eDRAM은 DRAM 셀 크기가 커서 다중 뱅크 구성한 것도 있고, 대용량 화가 어렵다. 이 eDRAM은 본질적으로 논리 칩에 혼재하는 기술로 인텔은 캐시로 채용도 검토했다고 한다. eDRAM 다이는 경제적인 치수에서는 메모리 용량이 한정되므로 용도가 한정되고 만다. eDRAM 다이는 대용량 스택 DRAM이 보급되기까지의 중간적인 솔루션에 불과하다.

그래서 인텔은 eDRAM 버전의 Haswell을 도입하는 한편, JEDEC(반도체 표준화 단체)에서 스택 DRAM "HBM2"의 규격화에 참여, HBM2 스펙을 CPU에 채용하기 쉬운 것으로 바꿨다. 핍박하는 메모리 대역 문제 해결 때문에 eDRAM으로 바꾸고 HBM2를 채택하는 것은 인텔에게 포함된 전략이었다. 실제로 인텔은 DRAM 업체에 대해 HBM2의 채용 예정을 당초부터 설명하고 있다.

HBM2의 준비는 했지만 Intel CPU의 준비가 되지 않았다

그러나 HBM 규격은 도중에 베이스 로직 다이가 필요한 구성으로 바뀌면서 비용이 예상보다 상승했다. 또 실리콘 관통 전극(TSV:Through Silicon Via) 실리콘 인터포저의 비용이 예상대로 빠르게 떨어지지 않았다. 

이 상황에서 DRAM 업계는 TSV 인터포저를 쓰지 않는 HBM 솔루션을 모색하고 있었다. 조밀 배선을 가능하게 하는 인텔의 EMIB는 바로 HBM에 응용할 수 있는 기술이다. 작은 실리콘 조각밖에 쓰지 않는 EMIB는 큰 실리콘 다이에 TSV기술을 사용하는 TSV 인터포저와 비교해 현격하게 비용을 낮출 수 있다. 저비용인 EMIB를 사용하면 TSV 인터포저를 쓰기 위해 고비용으로 메인 스트림 CPU에 적용할 수 없는 HBM을 보급 가격대로 가져올 수 있다. TSV 인터포저의 대체 기술은 또 개발되고 있지만 인텔의 EMIB는 가장 유력한 기술의 한가지다.

인텔은 이처럼 우선 HBM2의 스펙 수립에 참가하여 HBM2를 메인 스트림 PC에 채용하기 쉬운 규격으로 했다. 다음으로 HBM2를 기존보다 저비용으로 통합할 수 있는 EMIB를 실용화했다. HBM2의 생산이 순조롭게 가기 시작하면서 HBM2 채용의 기회가 무르익고 있었다. 그런데 이 스케줄을 따라잡지 못한 것이 한가지 있었다. 그것은 인텔 자신의 HBM2 대응 칩이다.

HBM2 인터페이스를 구현하게 되면 CPU 다이는 현재의 것과는 다른 다이를 새로 설계할 필요가 있다. 인텔의 CPU 로드맵이 자주 변경되고 HBM2 대응이 좀처럼 보이지 않는 상황이었기 때문에 HBM2와 EMIB가 부인 되더라도 인텔 자신이 그것을 활용할 수 있는 칩이(FPGA 이외에는) 없는 상태였다.

Kaby Lake-G은 이 딜레마를 "울트라 C"에서 해결하는 방법이었다고 본다. 타사 다이를 사용하면서 조기에 EMIB 기반의 HBM2 메모리 솔루션을 세운다. 러닝 커브를 높이고 다음 단계에서는 보다 널리 보급한다. 

여기서 나오는 의문은 AMD 측의 이익은 무엇인가라는 점이다. AMD에도 상응하는 대가가 없으면 여기까지 이러한 제품 계획은 실현되지 않을 전망이다. 어쨌든 현재 쟁점이 되는 것은 프로세서 제품 그 자체가 아니다. 패키징 기술과 광대역 메모리가 초점으로써 Kaby Lake-G 뒤에는 그 부분에서 인텔의 움직임을 감지할 수 있다.

출처 - http://pc.watch.impress.co.jp/docs/column/kaigai/1054618.html