인텔이 샌프란시스코에서 진행한 SEMICON West 행사에서 새로운 Co-EMIB 패키징 기술을 발표했다.

 

Co-EMIB 기술은 인텔이 기존에 발표한 EMIB(Embedded Multi-die Interconnect Bridge) 및 논리칩을 3차원으로 적층하는 Foveros 기술을 조합한 것으로 EMIB와 Foveros는 고밀도 상호 접속을 이용해 저전력으로 고대역의 칩 간 접속을 실현하는 기술이며 단일 칩으로 2개 이상의 Foveros 스택을 여러가지로 구현해 상호 접속할 수 있고 I/O 밀도는 경쟁하는 타사의 접근법과 동등 또는 그 이상이라 밝히고 있다.

 

또 Omni-Directional Interconnect(ODI) 기술도 발표됐다. 패키지 내의 칩렛 간 통신에 유연성을 제공하는 기술로 EMIB와 마찬가지로 다른 칩렛과 수평 방향의 통신이 가능하며 Foveros와 마찬가지로 베이스 다이 내의 TSV를 통해 수직 방향의 통신도 가능하다.

 

ODI는 기존의 TSV보다 더 큰 TSV를 이용함으로써 패키지 기판에서 직접 톱 다이에 전력을 공급할 수 있고, 비아가 커 저항이 낮으며 보다 넓은 대역폭과 낮은 레이턴시를 실현하면서 견고한 전력 공급이 가능하다. 추가로 MDIO 기술도 발표됐는데 이 기술은 AIB(Advanced Interface Bus) PHY 수준의 상호 접속을 바탕으로 새로운 다이간 인터페이스로써 칩렛의 IP 블록 라이브러리를 사용하여 모듈 방식의 시스템 설계 접근을 가능하게 한다. 이것으로 보다 뛰어난 전력 효율과 AIB의 2배 이상의 핀 속도와 대역폭 밀도를 제공한다.

반응형
Posted by 랩터 인터내셔널