미국 애플이 2016년 1월 ~ 3월 실적 발표

(괄호는 전년 동기 대비 비교폭)

총합
매출액 : 505억 5700만 달러 (13% 감소)
순이익 : 105억 1600만 달러 (22% 감소)

지난 2015년 10월~12월 실적 발표 당시 예측된 매출 감소 시작

수 년전부터 매분기 애플 실적을 분석하며 처음으로 타이핑하는 "매출 감소"

각 제품별 판매량
아이폰 : 5119만 3000대 (16% 감소)
아이패드 : 1025만 1000대 (19% 감소)
맥PC : 403만 4000대 (12% 감소)

아이폰 16% 감소 / 프리미엄 스마트폰 시장 한계점 

실적 발표가 없어도 예상되는 아이패드 태블릿의 지속적인 판매 감소 / 19% 역성장

맥PC 또한 두 자릿수 역성장

애플의 핵심 3대 디바이스 모두 두 자릿수 역성장

각 제품 및 서비스별 매출액
아이폰 : 328억 5700만 달러 (18% 감소)
아이패드 : 44억 1300만 달러 (19% 감소)
맥PC : 51억 700만 달러 (9% 감소)
서비스 : 59억 9100만 달러 (20% 증가)
기타 : 21억 8900만 달러 (30% 증가)

기타 30% 증가 : 애플워치 순항? = 판매량 확인불가

지역별 매출액
아메리카 : 190억 9600만 달러 (10% 감소)
유럽 : 115억 3500만 달러 (5% 감소)
일본 : 42억 8100만 달러 (24% 증가)
중국 : 124억 8600만 달러 (26% 감소)
아시아 태평양 : 31억 5900만 달러 (25% 감소)

아메리카 / 중국 / 유럽, 3대 대형 시장 모두 역성장

아시아 태평양 또한 25% 감소, 일본만 24% 증가

애플 실적 요약

지속 승승장구했던 애플마저 역성장 시작

한계에 도달한 모바일 시장 및 프리미엄 스마트폰 시장

사업구조 개편 / 신 성장 동력 확보 필요

사물인터넷, 인공지능, 가상현실, 로봇 등 차세대 판도 = 애플이 두각을 나타낼 수 있는 분야는 불명

향후 긍정적인 비전이 보이지 않는 애플

전망이 어려운 혼돈속에 점차 흥미진진해지는 글로벌 IT 마켓

직전 분기(2015년 10월~12월) 실적 확인 - http://raptor-hw.net/xe/hot/121326

랩터 인터내셔널 - http://raptor-hw.net

이하 애플 프레스 릴리스

CPU 분류 / 스펙

프로세서 클릭시 세부 스펙 및 정보 표시

랩터 인터내셔널 with 인텔 - http://raptor-hw.net

데스크탑 프로세서

메인보드 칩셋 분류 / 스펙

메인보드 칩셋 클릭시 세부 스펙 및 정보 표시

데스크탑 칩셋

SSD 분류 / 스펙

SSD 모델명 클릭시 세부 스펙 및 정보 표시

소비자 SSD

미국 IBM은 뇌에서 영감을 얻은 비 노이만형 컴퓨터 아키텍처 시냅스 칩(SyNAPSE)을 발표했다.

시냅스 칩(SyNAPSE)은 고밀도 온-칩 메모리와 전력 누수가 적은 트랜지스터로 구성된 삼성전자의 28나노 공정으로 백만개의 프로그래밍이 가능한 뉴런과 2억 5600만개의 프로그래밍이 가능한 시냅스로 1와트시 매초 460억의 시냅스틱 운영 스케일을 달성하고 있다.

54억개의 트랜지스터로 구성된 이 칩은 현 시점에서 지금까지 제조된 칩 가운데 최대 규모의 CMOS 칩으로 생물학적 실시간 가동시에는 70mmW의 매우 작은 소비 전력으로 동작한다.

IBM의 이번 시냅스 칩은 인지 컴퓨팅에 중요한 첫 걸음으로, 이번 성과는 코넬 테크(Cornell Tech)와 공동 논문으로 사이언스지(Science) 최신호에 게재되고 있다.

새로운 접근의 뉴로 사이언스에서 영감을 얻은 2세대 아키텍처 칩은 10년에 가까운 연구 개발의 집대성으로서, 아키텍처는 4096개의 디지털 분산 뉴로 시냅틱 코어 온-칩 2차원 구동 네트워크를 갖고 있다. 또한 각각의 핵심 모듈은 메모리, 계산, 커뮤니케이션을 통합하여 필요시에만 작동하는 이벤트 구동 방식으로 병렬 형태로 동작한다. 

이러한 칩들은 인간의 대뇌 피질처럼 자유롭게 확장이 가능한 인터칩 인터페이스를 통해 상호 연결하여 확장이 가능한 뉴로 모픽(인간의 뇌를 닮은) 시스템 설립을 가능하게 하며 IBM은 시냅스 칩의 확장성(Scalability)을 실증하기 위해 1600만개의 프로그래밍이 가능한 뉴런과 40억개의 프로그래밍이 가능한 시냅스로 구성된 16칩 시스템도 공개하고 있다.

Traditionally, faster processing has always meant greater power consumption, but IBM's new SyNAPSE chip flips that paradigm on its head

이 프로젝트는 미국 국방부의 국방 고등 연구 계획국(DARPA)가 2008년부터 The Systems of Neuromorphic Adaptive Plastic Scalable Electronics(통칭 SyNAPSE = 신경 형태학적 전자 공학 시스템) 프로그램의 0단계 1단계 2단계 3단계로 약 5300만 달러를 지원하고 있으며 현재 Cornell Tech, iniLabs 등과 공동으로 연구하고 있다.

IBM은 "1kw 에너지로 작동하며 100억개의 뉴런과 100조개의 시냅스가 내재된 2리터 이하의 부피를 가진 뉴로 시냅틱 칩 시스템" 구축을 다음 목표로 하고 있다.

The superconducting quantum circuit with five Xmon qubits (cross-shaped devices) placed in a linear array. The quantum device shows logic gates with fidelities at the surface code threshold for fault tolerance. (Photo credit: Erik Lucero.) This Nature article has been featured in a press release, Christian Science Monitor, IEEE Spectrum, International Business Times, Condensed Matter Journal Club, Photonics Spectra, EE Journal, Science News, and Techfragments.

구글은 자사의 연구 기관인 Google Research의 Quantum Artificial Intelligence Lab 팀이 양자 컴퓨터의 하드웨어 설계·개발을 위한 이니셔티브를 발족한다고 발표했다.

구글은 초전도 소재에 의한 양자 컴퓨터용 프로세서의 설계·개발을 위해 이번 이니셔티브를 캘리포니아 샌타바버라 대학 John M. Martinis 교수가 이끄는 연구 그룹과 제휴한다. Martinis 교수는 저온 물리학 분야에 주어진 Fritz London Memorial Prize를 올해 4월에 수상했고, 과거 10명의 수상자를 보면 이후 전원이 노벨상으로 이어진 점을 고려할때 그 중요성이 매우 높은 부문이다.

양자 컴퓨터는 통상적인 컴퓨터의 비트(bit)가 0과 1 둘 중 하나의 상태로만 가능한 것과 달리 새로운 개념의 큐비트(qubit)로 0과 1 상태를 동시에 가질수 있기 때문에 기존의 비트 방식과는 비교가 불가한 방대하고 빠른 연산을 구현할 수 있다. 그러나 이러한 큐비트 자체가 현재는 불 안정한 것이 큰 걸림돌이 되어 양자 교정 기술이 필요하고, 2차원 배열로 오류 정정률은 1퍼센트 이하에 도달해야 하기 때문에 아직은 부족하나 점차 시야에 가까워 질 것으로 전망되고 있다.

또한 현행의 물리적인 프로세서(CPU)의 리딩 이노베이터로서 산업을 이끌고 있는 인텔의 경우 세계 최초의 14나노 프로세서(브로드웰)를 현재 양산하고 있으나 7나노 5나노 등 향후 물리적인 나노 공정 기술의 한계가 임박함에 따라 새로운 접근으로서도 양자 컴퓨터에 대한 관심은 점차 증가하고 있다.

This photo by Erik Lucero illustrates our lab's ReZQu qubit architecture, the focus of a BBC article.

구글은 하드웨어 개발에 직접 나서는 부문에 대해 "Quantum AI 팀에 하드웨어 그룹을 통합함으로써 최근 이론적 통찰과 D-Wave 사의 양자 어닐링 아키텍처에서 학습한 사항에 따라 양자 최적화와 양자 추론 프로세서용 새로운 디자인을 구현하고 테스트할 수 있게 된다"고 설명하며 D-Wave 사의 양자 컴퓨터와 관계를 단절하는 것이 아니며 향후로도 D-Wave 사의 과학자들과 협력하면서 NASA Ames 연구소에 설치되어 있는 최신 베스비우스(Vesvius) 머신으로도 실험을 계속한다고 밝혔다.

구글은 그 동안 D-Wave 사에 의해 개발된 양자 원리에 근거한 컴퓨터를 사용해 왔으나 이번 발표로 구글이 범용적인 원리에 근거한 양자 컴퓨터에 주력할 뿐 만 아니라 그것을 독자적인 하드웨어(CPU)로 개발 하겠다는 야심을 드러내고 있는 것으로 볼 수 있다.

과거 인공지능 양자 컴퓨터는 영화에나 등장할 수 있는 "먼 미래의 꿈" 으로 거론됐으나 Martinis 교수팀과 관련 과학자들의 생각대로 모든 연구가 순항하여 이것을 현실화 시킬수 있을 것인지 큰 관심이 집중되고 있다.

IBM은 가상 환경을 위한 소프트웨어 정의 네트워크(Software Defined Network for Virtual Environments=SDN VE) 신제품 IBM SDN VE 오픈플로우 에디션(OpenFlow Edition)과 IBM SDN VE KVM Edition을 발표했다.

기존 IBM SDN VE VMware Edition에 오픈 기술에 근거한 2가지 제품이 투입 됨으로써 오픈플로우 네트워크와 KVM 환경 및 VMware 환경에서의 오버레이 네트워크를 단일적으로 관리/제어할 수 있게 된다.

소프트웨어 정의 환경(Software Defined Environment=SDE)은 IBM의 새로운 컴퓨팅 모델로서 모바일, 소셜, 빅 데이터 기술의 등장으로 변화하는 애플리케이션 처리의 특성에 따라 자동으로 최적의 시스템 자원을 배치하고 지속적으로 비즈니스를 변혁하는 시스템을 통칭한다.

SDE를 실현하기 위한 솔루션 중 하나인 SDN VE는 다양한 네트워크 가상화 기술을 단일적으로 관리/제어하는 통합형 SDN 아키텍처로 하나의 관리 화면에서 대규모 네트워크 조직을 구축하고 오픈플로우 흐름을 정의, 다른 하이퍼 바이저 간의 오버레이 네트워크를 구축할 수 있다. 

SDN VE OpenFlow Edition은 SDN 소프트웨어 군을 OSS로 개발하는 프로젝트인 오픈데이라이트(OpenDaylight)의 성과를 바탕으로 한 최초의 상용 오픈플로우 제어기로 오픈플로우 1.0에 준거하는 가상/물리적 스위치를 제어하고 멀티 테넌트 네트워크의 집중 설정이나 프로그램이 가능한 멀티 패스 라우팅 등에서 트래픽 라우팅을 동적으로 관리할 수 있다.

SDN VE KVM Edition은 KVM(Kernel-based Virtual Machine)에 의한 가상화 환경에서 물리적 네트워크를 변경하지 않고 오버레이 네트워크를 구축, 프로비저닝을 자동화하는 SDN VE VMware Edition과 조합하여 VMware와 KVM이 혼재하는 가상화 환경에서 다른 하이퍼 바이저 간에 오버레이 네트워크를 구축/관리할 수 있게 된다.

이 제품은 IBM이 오픈데이라이트(OpenDaylight)에 기증한 분산형 오버레이 기술 DOVE(Distributed Overlay Virtual Ethernet)을 기반으로 개발됐고 SDN VE는 새로운 오픈스택 뉴트론(OpenStack Neutron) API에도 대응한다.

* 뉴트론(Neutron) : 가상 네트워크 인터페이스 카드(vNIC) 등의 인터페이스 장치간 networking-as-a-service(SDN)을 제공하고 다른 오픈스택 인프라 서비스가 이를 사용.

美 구글은 당뇨병 환자의 혈당 값을 더 쉽게 측정하기 위한 수단으로서 "스마트 컨택트 렌즈" 테스트를 진행하고 있다고 발표했다. 손 끝에서 채취한 피가 아닌 눈물로 혈당치를 측정할 수 있도록 하는 것이 목적으로 실용화를 위해 미국 FDA(식품 안정청)과의 협의나 파트너 기업 확보를 향후 진행시켜 나갈 예정이다.

국제적으로도 큰 문제가 되고 있는 당뇨병은 한번 노출되면 생활 환경에 큰 영향을 줄 수 있다. 엄중한 식습관 제한과 더불어 위독할 경우는 인슐린 주사를 일상적으로 투약할 필요가 있고, 심한 운동 등으로 급격한 저혈당 상태가 되었을 때는 설탕 등을 입에 머금고 포도당을 보급해야 한다.

또, 당뇨병 환자는 혈당치의 파악을 위해 손가락 끝 마디 등에 바늘을 찔러 피를 채취해 전용 기구로 측정한다. 바늘을 사용하는 이상 통증을 동반하고 잦은 반복을 소화해야 한다.

구글이 개발한 스마트 컨택트 렌즈는 2개의 소프트 컨택트 렌즈 층 사이에 무선 칩과 센서가 내장되어 눈물에 포함된 포도당 양을 계측한다. 1초에 1번의 계측이 가능하고 혈당의 급격한 변화를 LED 빛으로 알리는 기능도 모색되고 있다.

스마트 컨택트 렌즈는 구글 X에 의한 선진적 개발 프로젝트의 한가지로 개발이 진행되고 시제품의 개량을 위한 임상 연구도 이미 다수 완료 했다고 밝히고 있다.

구글 스마트 렌즈 상세 정보 : Introducing our smart contact lens project

인텔의 Tick - Tock 전략에 따른 차세대 CPU 아키텍처 Sandy Bridge(샌디 브릿지)가 마침내 공개됐다. 인텔은 신형 아키텍처에 대해 매우 높은 자신감을 어필하며 2011년 프로세서 시장에 바로 투입할 예정이다. 따라서 신형 아키텍처의 구조와 특징에 대해 세부적으로 살펴보도록 한다. 

신형 Sandy Bridge의 라인업을 보면 클라이언트 PC를 위한  제품은 4코어와 2코어 2가지 버전으로 양쪽 모두 GPU 코어를 내장한다. Sandy Bridge 4코어의 경우 4개의 CPU 코어와 공유 LL캐시(Last Level Cache), 1블럭의 GPU 코어, DDR3 메모리 컨트롤러, PCI Express, DMI 버스, 디스플레이 인터페이스, 그리고 각 블럭을 제어하는 시스템 에이전트를 탑재한다. 공유 LL캐시는 4개의 슬라이스(Slice)에 분할되고 각각의 CPU 코어에 부속되어 있다. 1개의 CPU 코어와 1슬라이스의 LL캐시로 하나의 CPU&캐시 블럭을 구성하고 있다.

Sandy Bridge 아키텍처의 디자인적인 특징은 on-chip 인터커넥트 링버스를 채용하고 있는 점이다. Sandy Bridge 4코어의 경우는 4개의 CPU & 캐시 블럭과 GPU 코어, 그리고 시스템 에이전트가 링버스에 접속되고 있다. 이러한 링은 합계 6스톱으로 4중의 링으로 구성되고 있다.

Sandy Bridge 2코어의 경우는 CPU 코어 & 캐시 블럭이 2개로 감소하지만 링버스를 사용하는 구조는 같다. 링을 사용한 높은 접속성의 설계 적용으로 인텔은 CPU 코어수를 어느 정도 자유롭게 늘릴 수 있으며 4코어와 2코어 2가지 버전 외에 8코어 버전의 제품군(Sandy Bridge-EN/EP/EX)도 준비되고 있다. 상위 8코어 제품군은 GPU 코어를 갖추지 않는 대신 링버스에 8개의 CPU 코어 & 캐시 블럭을 접속하고 있다고 예상된다.

Sandy Bridge CPU 코어의 기본 아키텍처는 네할렘 계열과 같이 코어 마이크로 아키텍처(Core MA)의 발전 계열이다. 그러나 새로운 명령 세트 확장 AVX(Advanced Vector Extensions)의 탑재 등 많은 확장이 이루어지고 있어 상당한 성능 향상이 도모되고 있다. 특별히 눈에 띄는 것은 AVX에 의한 벡터 연산 성능의 향상 뿐만이 아니라 싱글 스레드 성능의 향상에도 힘을 쓰고 있다는 점이다.

CPU 코어로 확장된 포인트는 프론트엔드 클러스터로의 uOP 캐시 추가, 실행 엔진 클러스터에 AVX 유닛의 탑재와 재구성, 물리 레지스터 파일의 이행과 스케줄링 자원 강화, 메모리 클러스터의 로드/스토어 기능 강화로 크게 4가지로 볼 수 있다. 특히 프론트엔드에 추가된 uOP 캐시는 싱글 스레드 퍼포먼스의 향상에 크게 기여한다고 보이며 실행 클러스터와 메모리 클러스터의 강화는 주로 AVX의 벡터 연산 성능에 효과가 있는 것으로 보인다. 

인텔은 이러한 마이크로 아키텍쳐 확장을 2가지로 나누고 있다. 첫번째의 마이크로 아키텍처 확장은 그 확장에 의해서 증가하는 전력 이상의 퍼포먼스 향상을 얻을 수 있는 것. 즉, 소비 전력이 10% 증가해도 10% 이상의 퍼포먼스가 향상되는 점이다. 인텔은 Nehalem 설계시 이 원칙을 만들어 전력 효율이 나쁜 아키텍처의 개량은 시행하지 않았다. 결과적으로 Nehalem에서는 전체의 소비 전력당 성능이 1.3배로 성장했다.

두번째의 마이크로 아키텍처 확장은 소비 전력을 줄이면서 퍼포먼스를 끌어올리는 것. 전력을 줄이고 퍼포먼스를 증가시키기 위해 와트당 성능을 크게 끌어 올리는 것으로 Sandy Bridge에서는 두번째의 경우를 더 중요시 한 아키텍처로 볼수 있다.

Sandy Bridge CPU 코어의 확장 중에서 소비전력을 낮추고 퍼포먼스를 끌어올리는데 중요한 점이 프론트엔드의 uOP(마이크로 오퍼레이션) 캐시(uOP Cache)다. 이유는 간단한데 uOP 캐시가 x86 명령의 디코드로 전력과 퍼포먼스 양쪽 모두의 병목현상을 회피할 수 있기 때문이다. 캐시의 후단 실행 엔진이 실행하는 uOPs가 uOP 캐시에 히트했을 경우 uOPs는 캐시로부터 읽어진다. 덩치가 큰 x86 명령 디코더는 아무것도 할 필요없이 sleeve 할 수 있거나 개별 스레드의 명령을 디코드할 수 있다.

실행 클러스터에는 기존의 128-bit 폭의 SIMD(Single Instruction, Multiple Data) 연산 유닛인 SSE 유닛이 추가되고, 256-bit 폭의 AVX 유닛이 탑재됐다. 인텔은 명령 세트를 256-bit 폭으로 확장해도 실행 유닛은 128-bit 폭인 채로 2 cycle throughput으로 AVX 명령을 실행할 수 있었다. 실제로 SSE는 처음에는 이러한 형태를 나타내지 않았으나 AVX는 최초부터 256-bit 폭으로 풀 스피드를 낼 수 있는 실행 유닛을 탑재했다.  
 

또, AVX의 탑재에 맞춰 인텔은 실행 엔진 클러스터의 명령 스케줄링의 자원도 큰폭으로 확장했다. Sandy Bridge도 out-of-order 형태의 실행 엔진으로 다수의 명령을 병렬로 늘어놓고 바꿔 실행할 수 있다. Sandy Bridge에서는 보다 많은 명령을 배열해 많은 스토어와 로드를 버퍼 할 수 있기 때문에 엔진의 성능을 더 끌어낼 수 있게 됐다. 또, 레지스터 파일을 물리 레지스터 파일에 리네이밍 하는 방식으로 전환하는 것으로 데이터의 이동을 최소화하여 전력 감소와 성능 향상을 도모했다.

AVX로 SIMD 유닛의 연산 능력이 2배가 되면 2배의 데이터가 필요하다. 그 때문에 인텔은 메모리 클러스터의 핸들 기능을 높였다. 기존의 Nehalem은 로드와 스토어의 파이프라인이 분리되어 있었지만 Sandy Bridge는 로드/스토어의 양쪽 대응 유닛으로 바꿔 L1 데이터 캐시의 포트도 확장하고, 최대 2개의 16 bytes 로드와 1개의 16 bytes 스토어를 병렬로 처리할 수 있도록 했다.

이러한 개량의 결과로 Sandy Bridge는 정수 연산과 SIMD 부동 소수점 연산의 양쪽 모두 성능이 높은 아키텍처가 됐다.

Sandy Bridge CPU 코어의 프론트엔드 클러스터, 즉 명령을 메모리로부터 가져 오고 실행할 때까지의 부분은 매우 복잡하고 강력하다. 이것은 명령 세트가 복잡한 x86 CPU 에서는 명령의 실행 자체보다 명령의 패치와 디코드가 병목현상이 되기 쉽기 때문이다. 인텔은 Core MA로 이 부분을 매우 강화했는데 Nehalem이나 Sandy Bridge에서도 계속해서 강화되고 있다. 이미 말한 것처럼 그 중에서도 핵심은 uOP 캐시(uOP Cache)로 전력 소비를 줄이면서 퍼포먼스를 올릴 수 있었다.

대부분의 x86 계열 CPU는 x86 명령을 CPU 내부 명령 uOP에 디코드해 실행한다. x86 CPU에서는 x86 명령으로부터 uOP의 디코드가 매우 무거운 짐이며 CPU 중에서도 전력을 소비하는 근원이 되고 있다. 그 때문에 x86 명령 디코드 부분을 스킵 할 수 있으면 퍼포먼스도 상승하고, 전력 소비는 줄어든다. 인텔은 이 원칙에 따라 Sandy Bridge의 프론트엔드를 크게 개량했다. 즉, 디코드한 uOPs를 캐시해 버리는 것으로 디코드하지 않아도 생략하게 설계했다.

Sandy Bridge에서는 1.5K 분의 uOPs를 저장 및 유지할 수 있도록 uOP 캐시를 디코더의 후단에 대비하고 있다. 이것은 1.5KB 분의 명령이 아닌 약 1,500개분의 uOPs를 저장한다. 인텔은 이 1.5K 분 밖에 보관하지 않는 uOP 캐시로 80%의 캐시 히트율을 달성할 수 있다고 설명하고 있다. 명령 디코더를 20% 밖에 사용하지 않거나 또는 8할의 확률로 디코더를 생략할 수 있게 되면 CPU의 퍼포먼스는 현격히 오를 것이라는 점이 핵심이다. 특히 퍼포먼스 향상이 어려운 정수 연산의 향상을 기대할 수 있는 점이 크다. 다만 인텔은 아직 uOP 캐시로 80%의 근거가 되는 명확한 데이터는 밝히지 않았다. 현재대로라고 한다면 사이즈에 비해 효율이 좋은 캐시가 분명하다.

또, 이 uOP 캐시는 단순한 캐시가 아닌 명령 플로우 내의 분기를 넘어 명령 플로우를 연결시킬 수 있다. 즉, 실제로 실행되는 명령(분기 명령을 포함)의 트레이스에 따라서 캐시에 uOP를 저장할 수 있는 트레이스 캐시적인 구조가 되고 있다. 캐시 라인을 읽어내면 분기를 또 가져다 실행 트레이스로 uOP가 패치 되어 원리적으로는 효율이 오른다(조건 분기의 결과가 다르면 효율이 떨어진다). 원래 uOP가 캐시 되면 통상적인 명령 캐시와 같이 캐시 라인마다 메모리상의 정적인 명령 라인을 캐시하는 것은 아니다.

인텔이 uOPs를 캐시하는 시도는 이번이 3번째다. 우선 NetBurst(Pentium4) 아키텍처로 12K의 uOPs를 저장하는 트레이스 캐시를 L1명령 캐시 대신 적용, 다음에는 Nehalem에 28개의 uOPs를 저장하는 작은 루프 스트림 디텍터 버퍼(Loop Stream Detector Buffer)를 마련했다. 실제로는 캐시가 아니고 uOPs의 큐를 잘 이용하는 구조지만 uOPs의 재사용이라고 하는 점에서 목적이 같다.

또, 캐시의 개량에 맞춰 인텔은 Sandy Bridge의 분기 예측도 개선 했다고 설명하고 있다. 다만, 자세한 것은 거의 공개하고 않고, 분기 타겟의 버퍼가 2배가 된 것과 히스토리 버퍼가 보다 효율적으로 개선된 것등을 설명하고 있다.

이렇게 보면 인텔은 여전히 프론트엔드 부분의 개량에 힘을 쏟고 있는 점을 확인할 수 있다. 펜티엄M(바니어스)에서는 Micro-Fusion으로 2개의 uOPs를 1개로 통합하고 내부 파이프라인으로 취급할 수 있도록 했다. Core MA에서는 매크로 퓨전(Macro-Fusion)을 도입하고, 특정의 2가지 명령을 1가지 명령에 융합시키는 것으로 명령어 인출 대역과 uOPs 대역을 실질적으로 늘렸다. 네할렘에서는 uOPs 베이스의 루프 디텍터로 루프시에 디코드 스테이지를 생략할 수 있도록 했다.

이 흐름을 보면 인텔은 향후로도 이 부분의 개량을 계속할 것으로 보인다. 명령어 인출과 디코드가 무거운 것은 x86 계열 명령이 복잡하기 때문이다. 인텔의 강력함은 x86 명령에 있지만 그것을 위한 부담이 CPU 프론트엔드를 무겁게 짓누르고 있다. 인텔은 강력함을 유지하기 위해 프론트 엔드의 개량에 계속해서 힘을 쏟고 있으며 아직까지 프론트엔드 개량의 여지가 있는 것은 확실해 보인다.

2월 25일, 시스코 시스템즈는 IoT(Internet of Things=사물인터넷)시대에 대응하는 포그 컴퓨팅 전용의 새로운 플랫폼, Cisco IOx를 발표했다. 

포그 컴퓨팅이란 네트워크 엣지(가장자리)까지 확장하여 물리적으로 엔드 유저의 근처에 분산 배치한다는 개념으로, 데이터 처리를 클라우드에 집약하는 것이 아닌 데이터가 생성되는 곳 가까운 부분에 애플리케이션을 배치함으로서 보다 많은 데이터를 활용하고 가치를 이끌어낼 수 있게 된다. 이러한 네트워크 엣지 쪽에 배치되는 것이 클라우드 컴퓨팅에 대해 포그(안개)를 형성하는 분산형 클라우드 아키텍처를 포그 컴퓨팅이라 지칭한다.

포그 컴퓨팅은 향후 IoT 시대를 위해 지난해 시스코에서 발표한 개념이다. 네트워크에 접속되는 스마트 디바이스의 수는 2020년까지 대략 500억대에 도달할 것으로 예측되어 이것은 전기와 전화기가 보급된 속도 보다 5배 정도 빠르게 진행되고 있다. 또한 이들 장치가 생성하는 데이터는 지수 함수적으로 증가하여 매일 2엑사 바이트의 데이터가 전 세계에서 생성되고 있다.

[ 포그 컴퓨팅 개념 : 클라우드 시스템(구름) 아래 포그 (안개)층의 네트워크로 IOT에 적극 대응 ]

이러한 방대한 스마트 기기 및 데이터를 기존의 클라우드로 분석하기 위해선 많은 비용과 시간이 소요되기 때문에 클라우드와 엔드 포인트 사이에 포그 레이어를 생성, 클라우드와 연계함으로써 처리의 효율화를 실현할 수 있는 것이 포그 컴퓨팅의 장점이다.

이번에 발표된 시스코 IOx는 데이터의 발생 위치에 가까운 곳에서 애플리케이션을 실행할 수 있게 하는 포그 컴퓨팅 전용 플랫폼으로 시스코의 네트워크 OS인 시스코 IOS와 리눅스를 통합한 애플리케이션의 개발 환경(API / SDK)을 제공한다. 또한 PaaS 및 VM을 지원하고 대응 언어도 플러그 인으로 확장, 애플리케이션의 집중 관리나 라이프 사이클 관리도 지원하며 시스코 IOx에 대응한 제품은 올해 봄부터 차례대로 릴리즈 될 예정이다.

시스코는 구체적인 IOx의 실용적인 예로서 센서에 의한 제조 라인의 고장이나 이상을 예방할 수 있는 스마트 팩토리, 에너지 수요와 공급 상태, 최저가 요금 등으로 역동적으로 에너지를 전환하는 스마트 그리드, 교통 시스템에 문제가 발생하여 신호를 끄거나 점멸 등을 검지하여 통제하는 스마트 교통 시스템 등을 들고 있다.