RAPTER INTERNATIONAL

인텔의 Tick - Tock 전략에 따른 차세대 CPU 아키텍처 Sandy Bridge(샌디 브릿지)가 마침내 공개됐다. 인텔은 신형 아키텍처에 대해 매우 높은 자신감을 어필하며 2011년 프로세서 시장에 바로 투입할 예정이다. 따라서 신형 아키텍처의 구조와 특징에 대해 세부적으로 살펴보도록 한다. 

신형 Sandy Bridge의 라인업을 보면 클라이언트 PC를 위한  제품은 4코어와 2코어 2가지 버전으로 양쪽 모두 GPU 코어를 내장한다. Sandy Bridge 4코어의 경우 4개의 CPU 코어와 공유 LL캐시(Last Level Cache), 1블럭의 GPU 코어, DDR3 메모리 컨트롤러, PCI Express, DMI 버스, 디스플레이 인터페이스, 그리고 각 블럭을 제어하는 시스템 에이전트를 탑재한다. 공유 LL캐시는 4개의 슬라이스(Slice)에 분할되고 각각의 CPU 코어에 부속되어 있다. 1개의 CPU 코어와 1슬라이스의 LL캐시로 하나의 CPU&캐시 블럭을 구성하고 있다.

Sandy Bridge 아키텍처의 디자인적인 특징은 on-chip 인터커넥트 링버스를 채용하고 있는 점이다. Sandy Bridge 4코어의 경우는 4개의 CPU & 캐시 블럭과 GPU 코어, 그리고 시스템 에이전트가 링버스에 접속되고 있다. 이러한 링은 합계 6스톱으로 4중의 링으로 구성되고 있다.

Sandy Bridge 2코어의 경우는 CPU 코어 & 캐시 블럭이 2개로 감소하지만 링버스를 사용하는 구조는 같다. 링을 사용한 높은 접속성의 설계 적용으로 인텔은 CPU 코어수를 어느 정도 자유롭게 늘릴 수 있으며 4코어와 2코어 2가지 버전 외에 8코어 버전의 제품군(Sandy Bridge-EN/EP/EX)도 준비되고 있다. 상위 8코어 제품군은 GPU 코어를 갖추지 않는 대신 링버스에 8개의 CPU 코어 & 캐시 블럭을 접속하고 있다고 예상된다.

Sandy Bridge CPU 코어의 기본 아키텍처는 네할렘 계열과 같이 코어 마이크로 아키텍처(Core MA)의 발전 계열이다. 그러나 새로운 명령 세트 확장 AVX(Advanced Vector Extensions)의 탑재 등 많은 확장이 이루어지고 있어 상당한 성능 향상이 도모되고 있다. 특별히 눈에 띄는 것은 AVX에 의한 벡터 연산 성능의 향상 뿐만이 아니라 싱글 스레드 성능의 향상에도 힘을 쓰고 있다는 점이다.

CPU 코어로 확장된 포인트는 프론트엔드 클러스터로의 uOP 캐시 추가, 실행 엔진 클러스터에 AVX 유닛의 탑재와 재구성, 물리 레지스터 파일의 이행과 스케줄링 자원 강화, 메모리 클러스터의 로드/스토어 기능 강화로 크게 4가지로 볼 수 있다. 특히 프론트엔드에 추가된 uOP 캐시는 싱글 스레드 퍼포먼스의 향상에 크게 기여한다고 보이며 실행 클러스터와 메모리 클러스터의 강화는 주로 AVX의 벡터 연산 성능에 효과가 있는 것으로 보인다. 

인텔은 이러한 마이크로 아키텍쳐 확장을 2가지로 나누고 있다. 첫번째의 마이크로 아키텍처 확장은 그 확장에 의해서 증가하는 전력 이상의 퍼포먼스 향상을 얻을 수 있는 것. 즉, 소비 전력이 10% 증가해도 10% 이상의 퍼포먼스가 향상되는 점이다. 인텔은 Nehalem 설계시 이 원칙을 만들어 전력 효율이 나쁜 아키텍처의 개량은 시행하지 않았다. 결과적으로 Nehalem에서는 전체의 소비 전력당 성능이 1.3배로 성장했다.

두번째의 마이크로 아키텍처 확장은 소비 전력을 줄이면서 퍼포먼스를 끌어올리는 것. 전력을 줄이고 퍼포먼스를 증가시키기 위해 와트당 성능을 크게 끌어 올리는 것으로 Sandy Bridge에서는 두번째의 경우를 더 중요시 한 아키텍처로 볼수 있다.

Sandy Bridge CPU 코어의 확장 중에서 소비전력을 낮추고 퍼포먼스를 끌어올리는데 중요한 점이 프론트엔드의 uOP(마이크로 오퍼레이션) 캐시(uOP Cache)다. 이유는 간단한데 uOP 캐시가 x86 명령의 디코드로 전력과 퍼포먼스 양쪽 모두의 병목현상을 회피할 수 있기 때문이다. 캐시의 후단 실행 엔진이 실행하는 uOPs가 uOP 캐시에 히트했을 경우 uOPs는 캐시로부터 읽어진다. 덩치가 큰 x86 명령 디코더는 아무것도 할 필요없이 sleeve 할 수 있거나 개별 스레드의 명령을 디코드할 수 있다.

실행 클러스터에는 기존의 128-bit 폭의 SIMD(Single Instruction, Multiple Data) 연산 유닛인 SSE 유닛이 추가되고, 256-bit 폭의 AVX 유닛이 탑재됐다. 인텔은 명령 세트를 256-bit 폭으로 확장해도 실행 유닛은 128-bit 폭인 채로 2 cycle throughput으로 AVX 명령을 실행할 수 있었다. 실제로 SSE는 처음에는 이러한 형태를 나타내지 않았으나 AVX는 최초부터 256-bit 폭으로 풀 스피드를 낼 수 있는 실행 유닛을 탑재했다.  
 

또, AVX의 탑재에 맞춰 인텔은 실행 엔진 클러스터의 명령 스케줄링의 자원도 큰폭으로 확장했다. Sandy Bridge도 out-of-order 형태의 실행 엔진으로 다수의 명령을 병렬로 늘어놓고 바꿔 실행할 수 있다. Sandy Bridge에서는 보다 많은 명령을 배열해 많은 스토어와 로드를 버퍼 할 수 있기 때문에 엔진의 성능을 더 끌어낼 수 있게 됐다. 또, 레지스터 파일을 물리 레지스터 파일에 리네이밍 하는 방식으로 전환하는 것으로 데이터의 이동을 최소화하여 전력 감소와 성능 향상을 도모했다.

AVX로 SIMD 유닛의 연산 능력이 2배가 되면 2배의 데이터가 필요하다. 그 때문에 인텔은 메모리 클러스터의 핸들 기능을 높였다. 기존의 Nehalem은 로드와 스토어의 파이프라인이 분리되어 있었지만 Sandy Bridge는 로드/스토어의 양쪽 대응 유닛으로 바꿔 L1 데이터 캐시의 포트도 확장하고, 최대 2개의 16 bytes 로드와 1개의 16 bytes 스토어를 병렬로 처리할 수 있도록 했다.

이러한 개량의 결과로 Sandy Bridge는 정수 연산과 SIMD 부동 소수점 연산의 양쪽 모두 성능이 높은 아키텍처가 됐다.

Sandy Bridge CPU 코어의 프론트엔드 클러스터, 즉 명령을 메모리로부터 가져 오고 실행할 때까지의 부분은 매우 복잡하고 강력하다. 이것은 명령 세트가 복잡한 x86 CPU 에서는 명령의 실행 자체보다 명령의 패치와 디코드가 병목현상이 되기 쉽기 때문이다. 인텔은 Core MA로 이 부분을 매우 강화했는데 Nehalem이나 Sandy Bridge에서도 계속해서 강화되고 있다. 이미 말한 것처럼 그 중에서도 핵심은 uOP 캐시(uOP Cache)로 전력 소비를 줄이면서 퍼포먼스를 올릴 수 있었다.

대부분의 x86 계열 CPU는 x86 명령을 CPU 내부 명령 uOP에 디코드해 실행한다. x86 CPU에서는 x86 명령으로부터 uOP의 디코드가 매우 무거운 짐이며 CPU 중에서도 전력을 소비하는 근원이 되고 있다. 그 때문에 x86 명령 디코드 부분을 스킵 할 수 있으면 퍼포먼스도 상승하고, 전력 소비는 줄어든다. 인텔은 이 원칙에 따라 Sandy Bridge의 프론트엔드를 크게 개량했다. 즉, 디코드한 uOPs를 캐시해 버리는 것으로 디코드하지 않아도 생략하게 설계했다.

Sandy Bridge에서는 1.5K 분의 uOPs를 저장 및 유지할 수 있도록 uOP 캐시를 디코더의 후단에 대비하고 있다. 이것은 1.5KB 분의 명령이 아닌 약 1,500개분의 uOPs를 저장한다. 인텔은 이 1.5K 분 밖에 보관하지 않는 uOP 캐시로 80%의 캐시 히트율을 달성할 수 있다고 설명하고 있다. 명령 디코더를 20% 밖에 사용하지 않거나 또는 8할의 확률로 디코더를 생략할 수 있게 되면 CPU의 퍼포먼스는 현격히 오를 것이라는 점이 핵심이다. 특히 퍼포먼스 향상이 어려운 정수 연산의 향상을 기대할 수 있는 점이 크다. 다만 인텔은 아직 uOP 캐시로 80%의 근거가 되는 명확한 데이터는 밝히지 않았다. 현재대로라고 한다면 사이즈에 비해 효율이 좋은 캐시가 분명하다.

또, 이 uOP 캐시는 단순한 캐시가 아닌 명령 플로우 내의 분기를 넘어 명령 플로우를 연결시킬 수 있다. 즉, 실제로 실행되는 명령(분기 명령을 포함)의 트레이스에 따라서 캐시에 uOP를 저장할 수 있는 트레이스 캐시적인 구조가 되고 있다. 캐시 라인을 읽어내면 분기를 또 가져다 실행 트레이스로 uOP가 패치 되어 원리적으로는 효율이 오른다(조건 분기의 결과가 다르면 효율이 떨어진다). 원래 uOP가 캐시 되면 통상적인 명령 캐시와 같이 캐시 라인마다 메모리상의 정적인 명령 라인을 캐시하는 것은 아니다.

인텔이 uOPs를 캐시하는 시도는 이번이 3번째다. 우선 NetBurst(Pentium4) 아키텍처로 12K의 uOPs를 저장하는 트레이스 캐시를 L1명령 캐시 대신 적용, 다음에는 Nehalem에 28개의 uOPs를 저장하는 작은 루프 스트림 디텍터 버퍼(Loop Stream Detector Buffer)를 마련했다. 실제로는 캐시가 아니고 uOPs의 큐를 잘 이용하는 구조지만 uOPs의 재사용이라고 하는 점에서 목적이 같다.

또, 캐시의 개량에 맞춰 인텔은 Sandy Bridge의 분기 예측도 개선 했다고 설명하고 있다. 다만, 자세한 것은 거의 공개하고 않고, 분기 타겟의 버퍼가 2배가 된 것과 히스토리 버퍼가 보다 효율적으로 개선된 것등을 설명하고 있다.

이렇게 보면 인텔은 여전히 프론트엔드 부분의 개량에 힘을 쏟고 있는 점을 확인할 수 있다. 펜티엄M(바니어스)에서는 Micro-Fusion으로 2개의 uOPs를 1개로 통합하고 내부 파이프라인으로 취급할 수 있도록 했다. Core MA에서는 매크로 퓨전(Macro-Fusion)을 도입하고, 특정의 2가지 명령을 1가지 명령에 융합시키는 것으로 명령어 인출 대역과 uOPs 대역을 실질적으로 늘렸다. 네할렘에서는 uOPs 베이스의 루프 디텍터로 루프시에 디코드 스테이지를 생략할 수 있도록 했다.

이 흐름을 보면 인텔은 향후로도 이 부분의 개량을 계속할 것으로 보인다. 명령어 인출과 디코드가 무거운 것은 x86 계열 명령이 복잡하기 때문이다. 인텔의 강력함은 x86 명령에 있지만 그것을 위한 부담이 CPU 프론트엔드를 무겁게 짓누르고 있다. 인텔은 강력함을 유지하기 위해 프론트 엔드의 개량에 계속해서 힘을 쏟고 있으며 아직까지 프론트엔드 개량의 여지가 있는 것은 확실해 보인다.

2월 25일, 시스코 시스템즈는 IoT(Internet of Things=사물인터넷)시대에 대응하는 포그 컴퓨팅 전용의 새로운 플랫폼, Cisco IOx를 발표했다. 

포그 컴퓨팅이란 네트워크 엣지(가장자리)까지 확장하여 물리적으로 엔드 유저의 근처에 분산 배치한다는 개념으로, 데이터 처리를 클라우드에 집약하는 것이 아닌 데이터가 생성되는 곳 가까운 부분에 애플리케이션을 배치함으로서 보다 많은 데이터를 활용하고 가치를 이끌어낼 수 있게 된다. 이러한 네트워크 엣지 쪽에 배치되는 것이 클라우드 컴퓨팅에 대해 포그(안개)를 형성하는 분산형 클라우드 아키텍처를 포그 컴퓨팅이라 지칭한다.

포그 컴퓨팅은 향후 IoT 시대를 위해 지난해 시스코에서 발표한 개념이다. 네트워크에 접속되는 스마트 디바이스의 수는 2020년까지 대략 500억대에 도달할 것으로 예측되어 이것은 전기와 전화기가 보급된 속도 보다 5배 정도 빠르게 진행되고 있다. 또한 이들 장치가 생성하는 데이터는 지수 함수적으로 증가하여 매일 2엑사 바이트의 데이터가 전 세계에서 생성되고 있다.

[ 포그 컴퓨팅 개념 : 클라우드 시스템(구름) 아래 포그 (안개)층의 네트워크로 IOT에 적극 대응 ]

이러한 방대한 스마트 기기 및 데이터를 기존의 클라우드로 분석하기 위해선 많은 비용과 시간이 소요되기 때문에 클라우드와 엔드 포인트 사이에 포그 레이어를 생성, 클라우드와 연계함으로써 처리의 효율화를 실현할 수 있는 것이 포그 컴퓨팅의 장점이다.

이번에 발표된 시스코 IOx는 데이터의 발생 위치에 가까운 곳에서 애플리케이션을 실행할 수 있게 하는 포그 컴퓨팅 전용 플랫폼으로 시스코의 네트워크 OS인 시스코 IOS와 리눅스를 통합한 애플리케이션의 개발 환경(API / SDK)을 제공한다. 또한 PaaS 및 VM을 지원하고 대응 언어도 플러그 인으로 확장, 애플리케이션의 집중 관리나 라이프 사이클 관리도 지원하며 시스코 IOx에 대응한 제품은 올해 봄부터 차례대로 릴리즈 될 예정이다.

시스코는 구체적인 IOx의 실용적인 예로서 센서에 의한 제조 라인의 고장이나 이상을 예방할 수 있는 스마트 팩토리, 에너지 수요와 공급 상태, 최저가 요금 등으로 역동적으로 에너지를 전환하는 스마트 그리드, 교통 시스템에 문제가 발생하여 신호를 끄거나 점멸 등을 검지하여 통제하는 스마트 교통 시스템 등을 들고 있다.

인텔이 마침내 새로운 서막의 시작을 알리는 모바일 아키텍쳐 "실버몬트"를 공개했다.

인텔의 프로세서 라인업 중 최하단에 위치하고 있는 아톰 프로세서 라인업은 최초 2008년 넷북 / 넷탑 전용으로 설계된 45나노 본넬(Bonell) 이후 본넬 아키텍쳐의 32나노 버전인 솔트웰(Saltwell)에 이어지는 새로운 아키텍쳐로 현재 인텔의 CORE 프로세서(아이비브릿지)에 적용되고 있는 22나노 트라이게이트(핀펫)공정으로 제조되는 독보적인 최첨단 아키텍쳐다. 

실버몬트는 인텔이 그 동안 큰 힘을 발휘하지 못했던 모바일 시장 장악의 서막을 알리는 아키텍쳐로 그 동안의 아톰 프로세서와는 격이 다른 설계를 나타내고 있다.

그 세부 내용을 보면, 가장 큰 특징은 기존 아톰이 인 오더(In Order=순차 명령 실행) 방식인것에 비해 실버몬트는 일반 PC 프로세서에 적용되고 있는 아웃 오브 오더 (Out of Order=OOO 형태, 분기 예측에 기반한 비순차 명령 실행)로 변경됐다는 점이다. 이것은 기존 아톰 프로세서는 아키텍쳐 자체의 변화가 없었기 때문에 전력 효율 상승을 위해 명령을 순차적으로 처리할 수 밖에 없었고, 이를 보완하기 위해 동시에 2개의 스레드를 처리하는 SMT를 적용해 명령 실행 효율을 높이는 방법을 사용했다. 그러나 이 방법은 아키텍쳐의 변화 없이는 일시적인 대안밖에 되지 못했고 경쟁사의 모델에 비해 특별한 경쟁력을 나타내지는 못했다. 

이후 인텔은 실버몬트에 OOO 형태를 적용하고, 이에 따른 유닛 추가와 아키텍쳐 설계가 복잡해졌지만 전 세계에서 유일하게 상용하고 있는 3D 핀펫 기술과 새로운 전력 컨트롤 설계를 적용해 전력소모를 줄이면서 퍼포먼스를 끌어올리는데 성공하게 된다. 따라서 OOO 도입에 따라 기존 본넬과 솔트웰에 불가결하게 적용했던 SMT 기술은 실버몬트에서는 제거됐다. 

물론 분기 예측한 기반한 아웃 오브 오더 (Out of Order=OOO)방식은 말 그대로 분기를 예측하고 미리 준비하는 체계로 분기 예측에 실패했을경우 불 필요한 프로세스에 따른 전력 소모를 발생시키는 결과를 주기 때문에 가장 중요한 부분은 이 분기 예측 유닛(설계)의 정확도가 중요하다. 인텔이 세부적으로 실버몬트의 분기 유닛이 어느정도의 히트율을 달성했는지는 밝히지 않고 있지만 대폭으로 감소된 전력 소모는 이전 모델보다 확실히 개선된 것은 틀림없는 부분이다.  

※ 분기 예측 (Branch prediction) : 명령에 따라 발생된 분기를 미리 예측, 그 계산에 필요한 주소나 명령을 준비해두는 것. 예측이 벗어난 경우 손실이 발생하기 때문에 예측 알고리즘(유닛)의 정밀도가 중요

실버몬트는 OOO 적용과 동시에 기존 아톰에는 없었던 명령어와 기술을 대거 투입하고 있다. 새로운 명령어 및 기술은 AES-NI, SSE 4.1, SSE 4.2, Intel VT-x2, Real Time Instruction Tracing, PCLMULQDQ, LBR filtering, SMEP 등이 추가되고 있으며 추가된 명령과 기술들을 살펴보면 인텔이 실버몬트 아키텍쳐부터 아톰을 스마트폰과 태블릿, 마이크로 서버등 저전력 프로세서를 요구하는 다양한 시장을 타겟으로 하고 있는 점을 확인할 수 있다.   

이러한 다양한 시장을 타겟으로 하고 있는 부분은 코어 설계에도 명확하게 나타나고 있다. 실버몬트는 각각의 코어를 모듈로 설계해 2개의 연산 코어와 1MB의 L2캐쉬가 1개의 모듈로 구성되고, 이러한 모듈 단위를 필요로 하는 퍼포먼스에 맞춰 1코어에서 8코어까지 손쉽게 확장이 가능하도록 설계되고 있다. 이러한 설계는 많은 코어를 필요로 하는 마이크로 서버 타겟은 8코어까지, 전력에 맞는 적절한 성능을 필요로 하는 스마트폰이나 태블릿 타겟으로는 싱글 코어부터 쿼드코어까지 유연하게 적용할 수 있기 때문에 저전력을 필요로 하는 모든 시장을 고려하고 있다는 점을 확인할 수 있다.

또, 각각의 연산 유닛과 직결되어 있는  L1 캐시는 32KB의 명령 캐시와 32KB의 데이터 캐시로 구성되며 총 64KB의 L1캐시가 탑재되고 있다. L1 캐시는 전체적인 연산 성능을 끌어올리기 위해 연산 유닛의 캐시 액세스 지연 시간이 감소됐고, 메모리 트랜잭션 매커니즘도 적용하면서 동시에 여러 단계에서 다발적인 분기 예측이 가능하게 되어 프로세스 성능 향상에 일조하고 있다. 

또한 실버몬트에는 기존 코어 프로세서에 탑재되고 있는 터보 부스트와 비슷한 맥락을 확장한 버스트 모드가 적용되고 있다. 세부적으로 SoC에 탑재된 CPU 코어와 내장 GPU가 유동적으로 동작하는 것으로, GPU를 별로 사용하지 않는 상태에서는 CPU의 클럭 주파수를 끌어올려 CPU 성능을 집중하거나 반대로 CPU를 별로 사용하지 않는 상태에서는 GPU의 클럭을 상승시켜 퍼포먼스를 끌어올린다.

또, 상황에 따라 각각의 CPU / GPU 코어도 하나의 코어 성능을 올리거나 또는 두개 코어 모두 올리거나 내릴수 있는 CPU와 GPU 각각의 코어 단위를 유연하게 컨트롤이 가능해 ARM의 빅리틀 기술을 비웃듯 네이티브로서 완벽하게 구현하고 있다.   

이러한 동작 방식은 각각의 디바이스(스마트폰/태블릿)의 규정 온도(스로틀링)에 맞춰 동작되고, 각각의 디바이스가 어느 정도의 쿨링에 맞춘 최적화 설계를 하느냐에 따라 달라지게 될 것으로 보인다. 

이러한 인텔의 강력한 실버몬트 아키텍쳐는 전세계에서 유일하게 인텔만이 상용하고 있는 22나노 3D 핀펫 기술로 제조된다. 핀펫은 2차원 평면 소자구조 크기를 작게 하는데 한계에 부딪혀 단 채널 효과를 줄이고 작동 전류크기를 증가시키기 위해 전류의 흐름을 제어하는 게이트를 마치 물고기 등지느러미(fin)와 같은 구조로 쌓아올려 총 3개의 게이트를 지느러미 형태로 구현한 것.

인텔은 PC 프로세서에 핀펫의 최초 도입으로 전력 효율을 상승시키면서 퍼포먼스를 끌어올리는데 성공하게 됐고, 이 기술을 모바일 프로세서 최초로 실버몬트에 적용하여 다양한 아키텍쳐 일신에도 전력소모를 줄이는데 크게 공헌하고 있다. 

인텔은 이미 미국 오레곤과 애리조나, 아일랜드 지역에 있는 팹에 최첨단 14나노 공정을 위한 양산 체제가 거의 마무리 단계로 진행되고 있고, 올해초부터 40억 달러를 투자해 아일랜드에 신규 14나노 팹 건립이 진행되고 있다. 이행되는 최첨단 14나노 공정은 1세대 트라이게이트 트랜지스터를 개량한 2세대 3D 핀펫 기술과 트리플 패터닝 기술이 적용되고, 기존 ArF 액침 노광은 계속 사용할 것으로 전망되고 있다. (인텔의 14나노 세부 기술은 아직 미공개)   

이러한 인텔의 동향과 발표한 로드맵을 보면 인텔의 PC용 주력 프로세서는 올해까지 22나노 프로세스가 유지되고, 일부 프로세서(브로드웰등)은 연말부터 14나노를 적용한 양산이 실제로 시작, 이후 인텔은 2019년까지 단계적으로 10나노, 7나노, 5나노 공정을 도입하여 반도체 기술의 리딩 이노베이터로서의 역할을 계속해 나갈 예정이다.

이것은 ARM 프로세서를 생산하는 파운드리 업체들이 아직까지 28나노 공정으로 AP를 제조하고 있는것과 비교하면 인텔은 격차를 줄일 기회도 주지 않고 독주를 계속하고 있다.

이처럼 인텔은 타 경쟁 기업이 접근할수 없는 압도적인 프로세서 아키텍쳐 기술과 이를 받쳐주는 압도적인 최첨단 제조 공정으로 진보를 계속하고 있다. 실버몬트를 적용한 프로세서는 마이크로 서버 타겟의 아보톤과 태블릿 타겟의 베이트레일, 스마트폰 타겟의 메리필드와 네트워크 장비 타겟의 랭글리에 각각 적용된다.

이미 마이크로 서버 시장 타겟의 아보톤 프로세서는 공식 발표가 끝나 상용화가 시작됐고, 태블릿용 베이트레일 프로세서는 현재 디바이스 제조사의 테스트가 진행되고 있어 공식 시장 발매는 연말 판매 경합 시즌을 타겟으로 하고 있다. 또, 스마트폰 타겟의 메리필드 프로세서는 내년(2014년)부터 이 프로세서를 탑재한 스마트폰들이 출시될 예정으로 저전력을 요구하는 모든 시장에 실버몬트 아키텍쳐가 적용되며 2014년에는 한 단계 더 진보된 14나노의 2세대 3D 핀펫 기술로 이행된다.(코드명 에어몬트=실버몬트의 14나노판)

이번에 선보인 인텔의 모바일 "콘로" 실버몬트는 그 동안 인텔이 부진했던 모바일 시장의 강력한 무기로서 새로운 시대의 서막을 알리며 모바일 디바이스 제조사의 ARM 아키텍쳐를 사용해야 하는 근거를 파기, PC 시장을 넘어 모바일 시장까지 장악하기 위한 "IT 통합 인텔 인사이드" 시대에 한발작 더 다가서고 있다.