네트워크도 인텔 인사이드, 실리콘 포토닉스 투입 (랙스케일 아키텍처)

인텔의 데이터 센터 사업부장 다이앤 브라이언트

인텔은 8월 16일~18일(현지시간) 3일간 Intel Developer Forum을 개최하고 있다. 2일째인 8월 17일에는 데이터 센터와 5G에 관한 기조 강연이 진행됐다.

현지 시간 오전 9시 45분부터 열린 인텔의 데이터 센터 사업부장 다이앤 브라이언트의 강연에서 동사의 데이터 센터에 관한 전략과 신제품이 공개됐다. 이 가운데 그는 인텔이 그간 업계들과 개발을 계속하고 보다 효율적인 서버 랙이 되는 랙 스케일 아키텍처의 v1을 올해(2016년)말까지, 또 서버 간 - 데이터 센터 간을 접속하는 인터 커넥트로 이용할 수 있는 실리콘 포토닉스(빛을 매개로 데이터를 보낼 수 있는 반도체 레이저와 그 회로)를 6월부터 OEM 업체에 출하하여 100Gb/s 라는 기존 방식보다 더 광대역을 실현하는 것이 특징이다.

또 그는 회사가 6월 발표한 Xeon Phi(개발 코드 네임:Knights Landing)의 후계로 2017년 나이츠 밀(Knights Mill)로 불리는 차세대 제품 투입 계획을 밝혔다.

100Gb/s로 통신할 수 있는 HPC/서버용 인터커넥트 "실리콘 포토닉스"

기조 강연에서 우선 가장 역점을 두고 있는 사업으로서 클라우드 서버의 분야에 대해서 거론했다. 그는 "클라우드는 IT에서 가장 중요한 인프라가 되어가고 있다. 사용자가 클라이언트 장치를 사용하려면 그에 맞는 클라우드 인프라를 제공해야 한다. 퍼블릭 클라우드만 아니라 프라이빗 클라우드도 증가하고 있어 IT 전체로 10% ~ 20% 정도로 증가했고, 연평균 20% 증가하고 있다. 그런 프라이빗 클라우드, 퍼블릭 클라우드, 그리고 2개를 커버하는 하이브리드 클라우드 등이 향후로도 성장하듯 클라우드의 요구에 대응하려면 데이터 센터의 효율을 높여 나갈 필요가 있다"며 클라우드 서버 효율화의 필요성을 설명했다.

그 방법의 하나로 인텔이 몇 년전부터 업계와 연계하고 있는 서버 랙 자체의 구조를 재검토함으로써 보다 서버의 이용 효율 등을 끌어올릴 수 있는 "랙 스케일 아키텍처"에 대해 첫번째 버전(v1)이 올해 말까지 Dell, Ericsson, Quanta, inspur 등에서 출하 될 예정임을 밝혔다. 이어 그는 "2017년에는 v2.0이 나설 예정으로 SSD 나 FPGA 등에 대응한다" 며 지속적으로 랙 스케일 아키텍처를 개선해 나갈 것이라고 설명했다.

또, 그러한 서버 간, 심지어 데이터 센터 간을 접속하는 인터커넥트의 중요성이 높아지고 있다며 1개의 솔루션으로 인텔이 개발한 실리콘 포토닉스를 6월에 OEM 업체에 출하를 시작했다고 밝혔다.

실리콘 포토닉스는 빛을 매개로 데이터의 송수신을 하는 방식으로 광 케이블에 통합 회로와 반도체 레이저를 조합하고 데이터의 송수신을 한다. 그에 따르면 현행 제품에서 랙 안의 접속으로 100Gb/s, 가까운 장래에는 랙과 랙간 접속에 400Gb/s, 차세대 제품에서는 서버 간의 접속으로 100배의 대역 밀도를 실현한 제품이 가능하게 된다고 설명했다.

실리콘 포토닉스의 제품으로 2개의 SKU를 발표하고 있다. 하나가 "100G PSM4 QSFP28 Optical Transceiver"로 최대 2km에서 100Gb/s의 통신이 가능하게 되어 있다. 다른 하나는 "100G CWDM4 QSFP28 Optical Transceiver"로 이쪽은 최대 500m, 2km 내지 10km로 100Gb/s의 통신이 가능하게 된다. 현재 서버 등에서 일반적으로 사용되는 10G 이더넷 등에 비해 통신 대역 폭이 10배가 되고 거리도 크게 증가하는 것이 특징이다.

브라이언트는 "인텔의 실리콘 포토닉스의 강점은 타사가 실현하지 못한 실리콘 레이저를 유일하게 실현할 수 있는 것이다" 라며 타사가 금방 따라잡을 수 없다고 어필했다.

출처 - http://pc.watch.impress.co.jp/docs/news/event/1015453.html