RAPTER INTERNATIONAL

반도체 디바이스 기술과 반도체 회로 기술에 관한 최첨단 연구 성과를 과시하는 국제 학회 "VLSI 심포지엄(VLSI Symposia)"이 올해(2019년)도 6월에 개최된다.

VLSI 심포지엄 사무국은 보도 기관 전용 설명회를 도쿄에서 열고, 개요를 설명했다. 또, 공식 사이트에서 프로그램을 공표했다.

VLSI 심포지엄의 가장 큰 특징은 반도체 디바이스 기술에 관한 국제 학회 "Symposium on VLSI Technology(VLSI 기술 심포지엄)"과 반도체 회로 기술에 관한 국제 학회 "Symposium on VLSI Circuits(VLSI 회로 심포지엄)"으로 심포지엄 전체가 구성되어 있는 점에 있다. VLSI 심포지엄(VLSI Symposia)은 전체의 총칭이다.

VLSI 기술 심포지엄과 VLSI 회로 심포지엄은 쌍이 되어 같은 기일, 같은 회장에서 개최된다. 참가자 등록은 어느 쪽의 심포지엄이 되지만 참가자는 양쪽 모두의 심포지엄을 들을 수 있다. 또 양 심포지엄 합동 세션이 몇 가지 준비되어 있다.

즉, 반도체의 디바이스 기술과 회로 기술, 또 프로세스 기술과 시스템 기술에 관한 최신 기술 동향을 참가자가 입수할 수 있다. 반도체 기술 국제학회에서 이와 같이 폭넓은 분야를 커버하고 있는 것은 아마 유례가 없을 것이다.

VLSI 심포지엄의 또 한가지 특징은 일본과 미국에서 번갈아 개최하고 있다는 점이 있다. 근년은 서기 홀수년에 일본의 교토, 짝수년에 미국 하와이에서 개최하는 것이 통례다. 올해는 서기 홀수년이므로 교토에서 개최된다. 일본에서 열리는 반도체 기술 국제학회에선 VLSI 심포지움이 최대 규모일 것이다.

개최 기간은 2019년 6월 9일(일요일)부터 같은 해 6월 14일(금요일)까지 6일로 좌중은 교토시의 호텔 "리가 로열 호텔 교토". 교토 개최 장소로서 최근에 계속 사용되고 있는 호텔이다.

하루 기술 강좌와 3일 간의 기술 강연회, 하루 포럼으로 구성

VLSI 2019의 일정을 조금 설명한다. 6월 9일(일요일)~14일(금요일)에서 11일~13일까지 메인 행사인 기술 강연 세션(테크니컬 컨퍼런스) 개최일. 메인 이벤트 전날 10일은 "쇼트 코스"라고 부르는 기술 강좌, 메인 행사 다음 날인 14일은 "포럼" 혹은 "금요일 포럼" 이라고 부르는 강연회다. "쇼트 코스"에서는 공통의 주제에 근거한 8개 안팎의 강의를 하루 만에 수강할 수 있다. 최근의 주제를 배울 수 있는 중요한 기회이며 "금요일 포럼"에서는 이것도 최근의 주제에 관한 5개 안팎의 강연이 예정된다.

또 올해(2019년)은 9일 밤에 "워크숍" 혹은 "일요일 워크숍" 이라고 부르는 강연회가 새로 생겨났다. "워크숍" 에서는 VLSI 심포지엄의 기술 강연에서 커버하고 있지 않는 테마를 취급한다.

강연 이외의 이벤트에 대해서도 언급한다. 10일 밤에는 "시연 세션" 이라고 부르는 테이블 톱 형태의 미니 전시회와 리셉션(환영회), 또 두 심포지엄 합동 패널 토론회(패널 토론)가 개최된다.

11일 밤에는 2건의 패널 토론회가 예정되어 있다. 이 패널 토론회는 한건이 VLSI 기술 심포지엄, 다른 한건이 VLSI 회로 심포지엄이 주최한다. 또 12일 밤에는 두 심포지엄 합동 만찬(연회)가 개최된다.

흥미로웠던 것은 14일 "금요일 포럼" 의 뒤로 예정된 이벤트다. "이브닝 이벤트" 라고 칭하는 체험회가 개최된다.

가상현실, 증강현실, 양자 컴퓨터가 기조강연의 테마

VLSI 심포지엄의 메인 이벤트인 테크니컬 컨퍼런스(기술 강연회)의 개요를 소개한다.

예년과 마찬가지로 컨퍼런스는 기조 강연 세션에서 시작된다. 4건의 초청 강연이 예정되며 다만 지난해(2018년)까지 회의 첫날 오전에 4건 모두 기조 강연을 실시한 반면 올해(2019년)는 회의 첫날(6월 11일) 오전 2건, 컨퍼런스 2일째(6월 12일) 오전 2건으로 나누고 있다.

6월 11일 기조 강연 세션에서는 먼저 도쿄 대학의 이나미 마사히코 교수가 "Virtual Cyborg:Beyond Human Limits(가상 사이보그:인류의 한계를 넘어)" 의 타이틀로 가상 현실 기술과 증강 현실 기술, 로봇 기술을 기반으로 한 신체의 확장과 감각 및 정신의 변용에 대해서 설명한다.

이어 미국 DARPA(국방고등연구계획국)의 W.Chappel 씨가 'Managing Moore's Inflection: DARPA's Electronics Resurgence Initiative(무어의 변곡점을 제어: DARPA의 일렉트로닉스 재흥 계획)' 이란 타이틀로 강연한다. DARPA는 일렉트로닉스 기술의 50년 앞을 겨냥한 연구 프로젝트 "Electronics Resurgence Initiative(ERI)"의 개발을 재작년(2017년) 6월에 발표했다. 강연에서는 ERI의 목적이나 스케줄, 조직 구성, 현황 등이 이야기 될 것으로 보인다.

6월 12일의 기조 강연 세션에서는 Facebook의 S.Rabii 씨가 "Computational and Technology Directions for Augmented Reality Systems(증강 현실 시스템을 위한 컴퓨터와 테크놀로지의 방향성)" 을 주제로 강연한다. 현실의 세계와 가상의 세계를 융합시킨 증강 현실 시스템(AR시스템)의 보급에는 저전력 컴퓨팅 기술이 필수적이다. 이를 위한 요소 기술인 데이터 전송의 소비전력을 최소화하는 기술이나 고효율 프로그래머블 액셀러레이터 기술, 차세대 비휘발성 메모리 기술 등을 설명한다.

이어 도쿄대학 및 이화학 연구소에 소속된 다루다 세이고 씨가 "Si Platform for Developing Spin-Based Quantum Computing(스핀베이스의 양자 컴퓨팅 개발용 실리콘 플랫폼)" 이라는 타이틀로 강연한다. 실리콘의 전자 스핀에 의한 양자점을 사용한 계산 아키텍처 이점을 기술하고, 연구개발의 현황을 설명한다.

5G 대응 모바일 SoC가 채용한 CMOS 플랫폼 기술

그러면 VLSI 기술 심포지엄과 VLSI 회로 심포지엄에서 주목해야 할 기술 강연을 소개한다. 처음은 VLSI 기술 심포지엄의 CMOS 로직 디바이스·프로세스 기술에 관한 강연이다.

Samsung Electronics(이하 Samsung)은 EUV 리소그래피 기술과 7nm세대의 FinFET 기술에 의해 256Mbit의 SRAM 매크로를 개발한 결과를 발표한다(강연 번호 T2-1). 종래의 ArF 액침노광과 멀티패터닝을 조합한 리소그래피 기술에 비하면 신뢰성 데이터의 격차가 작다. 개발한 기술은 양산 수준에 달했다고 한다.

IBM과 Samsung은 코발트 금속의 얇은 장벽 층을 만든 것에 구리 금속 배선의 수명(일렉트로 마이그레이션 수명과 TDDB 수명)을 코발트 금속 배선 수준으로 늘리는 기술을 공동으로 개발했다.(강연 번호 T2-2). 개발된 배선의 저항은 코발트 배선의 절반으로 낮다.

Qualcomm Technologies와 TSMC는 5G 대응 스마트폰 모바일 SoC "SDM855"에 채용한 7nm세대의 CMOS 플랫폼 기술을 공개한다.(강연 번호 T10-1) 앞선 세대의 모바일 SoC에 비해서 CPU의 성능이 30% 향상됐다.

3차원 교차점 구조에서 초 대용량 메모리를 목표로 한다

계속해서 VLSI 기술 심포지엄의 메모리 기술에 관한 주목 강연을 소개한다.

Macronix International과 IBM의 공동 연구 팀은 상변화 메모리(PCM)의 기억 소자와 오보닉 스위치(OTS)의 실렉터의 초 대용량 3차원 크로스 포인트 메모리를 검토한 결과를 공표한다.(강연 번호 T6-1) 1Znm세대의 미세 가공에서 Tbit 급의 실리콘 다이를 실현하려면 6층의 셀 배열이 필요하다고 결론지었다.

도시바 메모리는 은이온의 저항 변화 메모리 셀에 의한 크로스 포인트 구조의 메모리 셀 배열을 40nm 제조 기술로 개발했다.(강연 번호 JFS4-2)

카본 나노튜브에 있는 CMOS 로직과 CMOS 메모리

차세대 재료로서 기대되는 카본 나노 튜브(CNT)를 사용한 디바이스 기술의 발표에도 주목하고 싶다.

Massachusetts Institute of Technology(MIT)에서 2건의 성과 발표가 있다. 한건은 실리콘 광다이오드의 이미지 센서에 백 엔드 오브 라인(BEOL)의 프로세스에 의해 카본 나노 튜브(CNT)FET의 CMOS 회로를 단일 결정으로 적층 한 칩이다.(강연 번호 T2-5) CNT FET의 CMOS 회로에 의해 촬영 화상의 엣지를 리얼타임으로 검출한다.

다른 한건은 카본 나노 튜브(CNT)FET의 CMOS 회로에 의해 1Kbit의 SRAM을 개발한 결과 발표다.(강연 번호 T5-4) 1024개의 모든 메모리 셀들이 정상으로 동작했다.

이밖에 VLSI 기술 심포지엄에서는 TSMC가 발표 예정인 3차원 집적화 기술이 흥미롭다.(강연 번호 T2-3) 프론트 엔드 오브 라인(FEOL)의 프로세스에서 다른 실리콘 다이를 3차원 적층 한다. 실리콘 관통 전극(TSV) 기술이나 마이크로 범프 기술 등의 BEOL 공정 또는 패키지 공정에 의해 실리콘 다이를 3차원 적층 하는 방법에 비하면 실리콘 다이간 접속 대역 밀도와 전력 효율이 향상된다.

36칩을 접속한 DNN 액셀러레이터를 NVIDIA가 개발

여기서는 VLSI 회로 심포지엄의 주요 강연을 본다. 처음은 프로세서 기술에 관한 강연이다.

TSMC는 실리콘 인터포저를 사용해 실리콘 다이를 고밀도로 실장 하는 기술(CoWoS기술)에 의해 Arm코어의 SoC 다이를 2개 탑재한 고성능 처리기 모듈을 개발했다.(강연 번호 C3-1) SoC는 4개의 Cortex-A72 프로세서 코어를 내장하고 4GHz로 동작한다.

인텔은 암호화폐 "비트코인(Bitcoin)" 마이닝용 프로세서를 발표한다.(강연 번호 C3-3) 해시 함수 SHA256을 10M~756MHash/s로 실행하며 전원 전압은 230mV~900mV. 14nm의 CMOS에서 제조했으며 실리콘 다이 면적은 0.15mm2.

NVIDIA는 36칩(6칩×6칩)을 접속한 멀티 칩 모듈 구성의 심층 뉴럴 네트워크(DNN)·액셀러레이터를 개발했다.(강연 번호 C24-1) 용도에 따라서 스케일링이 가능하며 피크 성능은 127.8TOPS, ResNet-50의 추론 속도는 매초 2,615.

출처 - https://pc.watch.impress.co.jp/docs/column/semicon/1182340.html

화합물 반도체 소자는 실리콘 반도체에 없는 두 가지 특징이있다. 하나는 반도체 레이저나 발광 다이오드 (LED) 등의 발광 장치를 만들 수 있는 것, 다른 하나는 매우 빠른 고주파에서 동작하는 트랜지스터를 만들 수 있는 것이다.

화합물의 광학 장치 및 화합물의 전자 장치를 융합하여 초고속으로 전자기 잡음에 강한 광통신으로 반도체 칩 사이를 연결하는 것이 가능하게 됐지만 통합 생산을 위해서는 기판에 실리콘을 사용하여 화합물 반도체 소자 (몇 층에서 수십 층의 박막)을 형성 할 필요가 있기 때문에 화합물 반도체와 실리콘 반도체를 일체화하여 제조하는 것은 쉽지 않다.

문제가 되는 것은 실리콘 및 화합물 반도체의 결정 격자 (결정을 구성하는 원자 사이의 거리)의 차이다. 결정 격자에 차이가있는 경우 실리콘 표면에 화합물 반도체 박막을 형성해도 계면 (접촉면)에서 원자끼리 잘 연결되지 않고 결함이 발생한다. 이 결함이 많이 발생하여 제작한 화합물 반도체 장치가 제대로 움직이지 않게되어 버린다. 예를 들어 레이저를 만들었다 하더라도 발광하지 않는다.

그러나 최근에는 실리콘 기판 위에 결정 격자의 엇갈림을 완화하는 버퍼층을 준비하는 것으로, 결함이 적은 화합물 반도체를 형성 할 수 있게 됐다.

그리고이 6월 6일 국제 학회 VLSI 기술 심포지엄에서 싱가포르의 국립 대학과 국립 난양 이공 대학 (Nanyang Technological University), 미국 매사추세츠 공과 대학으로 구성된 공동 연구진이 실리콘 기판 위에 화합물 반도체 레이저와 화합물 반도체 FET를 박막 성장 기술에 의해 형성하고, 각각 동작하는 것을 확인 하였다. (강연 번호 T5-2)

실리콘 기판 위에 게르마늄 (Ge)의 버퍼층을 형성하고, 그 위에 GaAs / AlGaAs 화합물 반도체 레이저 층 더 그 위에 InGaAs 화합물 반도체 n 채널 FET 층을 형성했다. FET에 의해 반도체 레이저를 구동하는 광전자 집적 회로이다. 웨이퍼 접합 기술 등 하이브리드 기술은 일절 사용하지 않고 모두 단일로 형성했다.

개발한 광전자 집적 회로의 트랜지스터와 레이저로 각각의 동작을 확인했는데 InGaAs FET의 채널 길이는 500nm (0.5μm) 전원 전압은 0.5V ~ 1.5V 정도. 드레인 전류의 온 오프 비율은 6 자리로 양호했다.

드레인 전압이 1.5V 일때, 온 전류는 400μA / μm. 동적 특성 (고주파 특성)은 확인하지 않았지만 (전도 전자)의 이동도는 1,920cm2 / V · s로 높았다. 실리콘에 형성 한 InGaAs FET의 캐리어 이동 도로로는 과거 가장 높은 값이라고한다.

GaAs 반도체 레이저의 동작 온도 5 ℃로 온도는 20 ℃에서 확인했다. 발진 파장과 전류 값은 5 ℃의 경우 790nm 근처 500mA, 20 ℃의 경우 795nm 근처인 620mA 이다. 발진 모드는 싱글 모드라고 하며 온도에 따라 발진 파장이 다른 것은 온도 상승에 의해 밴드 갭이 좁아지기 때문이다.

현재는 소자를 개발하고 실험실 레벨로 동작을 확인한 단계다. 개량의 여지는 충분히 있으며 향후 발전이 기대되는 연구 성과다.

출처 - http://pc.watch.impress.co.jp/docs/news/event/1063914.html

인간의 대뇌와 컴퓨터를 어떤 형태로 연결하여 컴퓨터에서 뇌신경의 신호를 읽거나 컴퓨터에서 뇌신경에 자극을 주는 방법은 과거부터 연구되어 왔다. 사지를 움직이는 신호를 취득하면 의수와 의족 등의 개발에 도움이 될 가능성이 있다. 음향 센서나 이미지 센서 등에서 외부로부터 취득한 신호를 컴퓨터로 대뇌가 이해할 수 있는 형태로 변환하고 뇌신경에 보내면 청각 및 시각의 대용이 될 수 있다. 그 외에도 여러가지에 응용될 수 있다.

대뇌와 컴퓨터를 전기적으로 접속하려면 생체에 다수의 전극을 심고, 유선 혹은 무선으로 신호를 교환할 필요가 있다. 하지만 케이블과 전원 장치 등의 존재는 생체에 매우 큰 부담이 될 수 있다.

생체의 부담을 덜기에는 작고 가볍고, 무해하고 외부와 비접촉으로 신호와 전력을 교환 가능한 모듈이 바람직하다. 미국 캘리포니아 대학교 샌디에고(University of California, San Diego)의 연구팀은 그런 기능을 갖춘 실리콘 다이(뉴런 인터페이스 SoC)를 개발했다. 그리고 개발 성과를 VLSI 심포지엄에서 발표했다.(강연 번호 C6.1)

캘리포니아 대학교 샌디에고가 개발한 실리콘 다이(신경 인터페이스 SoC)는 외형 치수가 3×3×0.25mm(폭×두께×높이)로 적다. 이 실리콘 다이를 생체 내부에 넣고, 외부와 전력 및 신호를 주고받는다. 실리콘 다이는 필요한 회로 소자의 거의 모든 것을 집적하고 있으며 외장형 부품은 한가지도 없다. 제조 기술은 180nm의 SOI CMOS 기술이다.

생체에 넣는 SoC는 안테나 코일(L)과 캐패시터(C)를 탑재하고 있다. 이 LC 공진 회로에 외부 190MHz의 고주파 무선으로 전력을 공급한다. SoC는 정류 회로와 바이어스 발생 회로를 탑재하고 있으며 이들 회로를 통해서 필요한 전원을 각부에 제공한다. 전원 전압은 0.8V.

실리콘 다이 표면에는 4개의 작은 전극을 1개 단위로 16단위 전극을 형성하고 있다. 이 전극을 통해서 신경에 전기 자극을 주거나 신경의 전기 신호를 감지하기도 한다. 감지한 신호는 아날로그 전단과 아날로그 디지털 변환 회로를 통한 디지털 데이터다. 데이터의 송수신은 ASK 변조 무선으로 실시한다.

제작한 신경 인터페이스 SoC는 전기 자극으로-3.3~+3.9V의 전압 펄스를 발생할 수 있다. 발생류는 최대 145μ A다. 향후 실험 동물에 SoC를 포함시켜 성능을 평가할 예정이다.

출처 - http://pc.watch.impress.co.jp/docs/news/event/20150619_707836.html