인텔, Cortex-A53 통합 Stratix 10 SX FPGA 출하 시작

인텔은 31일, 4코어 Cortex-A53 프로세서를 통합한 하이엔드 Stratix 10 SX FPGA 출하를 시작했다고 발표했다.

Stratix 10 SX FPGA는 100만개 이상의 논리 소자가 집적되고 고성능,고밀도 FPGA와 RM 프로세서의 통합에 의해 유연성과 낮은 레이턴시가 특징이다. 제품은 주로 5G 통신, 무선 소프트웨어, 군사, 네트워크 기능 가상화, 데이터 센터 가속기 시장을 타겟으로 한다.

Stratix 10 SX FPGA는 임베디드 소프트웨어 개발용 툴인 인텔 SoC FPGA 임베디드 개발 스위트를 사용하고 있으며 제조는 인텔의 트라이게이트 14nm을 사용한다. 프로세서 구동 주파수는 1.5GHz, 논리 코어 구동 주파수는 1GHz, 229Mb의 메모리를 탑재하고 칩 간 최대 전송 속도는 30Gbps.

SoC Feature Comparison

Feature	Arria V SoC	Arria 10 SoC	Stratix 10 SoC
Process Technology	28 nm TSMC	20 nm TSMC	14 nm Intel Tri-Gate
Processor	Dual-core ARM Cortex-A9 MPCore	Dual-core ARM Cortex-A9 MPCore	Quad-core ARM Cortex-A53 MP Core
Maximum Processor Performance	1.05 GHz	1.5 GHz	1.5 GHz
Logic Core Performance	300 MHz	~500 MHz	1 GHz
Power Dissipation	1X	0.6X	0.3X
Logic Density Range	350 – 462K logic element (LE)	160 – 660K LE	500K LE - 5.5M LE
Embedded Memory	23 Mb	39 Mb	229 Mb
18 x 19 Multipliers	2,136	3,356	11,520
Maximum Transceivers	30	48	144
Maximum Transceiver Data Rate (Chip to Chip)	10 Gbps	17.4 Gbps	30 Gbps
Memory Devices Supported	DDR3 SDRAM @ 533 MHz	DDR4 SDRAM @ 1,200 MHz DDR3 SDRAM @ 1066 MHz LPDDR3 @ 800 MHz RLDRAM 3 @ 1200 MHz QDR IV SRAM @ 1066 MHz  QDR II+ SRAM @ 633 MHz Hybrid Memory Cube	DDR4 SDRAM @ 1,333 MHz DDR3 SDRAM @ 1066 MHz LPDDR3 @ 800 MHz RLDRAM 3 @ 1200 MHz QDR IV SRAM @ 1066 MHz QDR II+ SRAM @ 633 MHz Hybrid Memory Cube
Hard Protocol IP	2 EMACs PCI Express® (PCIe®) Gen2 x8	3 EMACs PCI Express Gen3 X 8 10/40G BaseKR- forward error correction (FEC) Interlaken physical coding sublayer (PCS)	3 EMACs PCI Express Gen3 X 8 10/40G BaseKR- forward error correction (FEC) Interlaken physical coding sublayer (PCS)
Security	Advanced Encryption Standard (AES)	AES encryption Authentication based on Elliptic Curve Digital Signature Algorithm (ECDSA), Public key infrastructure with layered hierarchy for root of trust, Anti-tamper enhancements	AES-256/SHA-256 bitsream encryption/authentication, physically unclonable function (PUF), ECDSA 256/384 boot code authentication, multi-factor key infrastructure with layered hierarchy for root of trust, side channel attack protection