WD, 112단 TLC/QLC 제5세대 3D NAND 플래시 BiCS5 개발
글로벌 IT 뉴스 :
2020. 2. 1. 20:11
미국 웨스턴 디지털(Western Digital)은 1월 30일, 제5세대 3D NAND 플래시에 해당하는 BiCS5 개발에 성공했다고 발표했다.
개발한 BiCS5는 메모리 홀 기술이 제2세대로 이행되고 프로세스나 3D NAND 셀이 개선되면서 셀 배열의 밀도가 크게 향상됐고, 더불어 셀의 적층 수도 앞선 세대 BiCS4의 96단에서 112단으로 증가했다.
이로써 웨이퍼당 비트 수가 최대 40% 증가해 비용을 줄이고 설계 개선이 이뤄지며 읽기/쓰기 성능이 최대 50% 고속화했다고 밝혔다.
BiCS5는 1셀당 3bit의 데이터를 기록하는 TLC(Triple Level Cell)와 4bit를 기록하는 QLC(Quadruple Level Cell)를 이용하여 제조되며 TLC 512Gbit 칩의 초기 생산을 이미 시작했고, 본격적인 양산은 2020년 하반기를 예정하고 있다.
반응형
'글로벌 IT 뉴스' 카테고리의 다른 글
| 리테일 시장에 상용화 된 중국 Zhaoxin KaiXian x86 프로세서 (0) | 2020.02.02 |
|---|---|
| 인텔 Core i5-L16G7, 최초의 레이크필드이자 새로운 명명법에 대한 전조? (0) | 2020.02.02 |
| 애플, 2021년 전반에 Touch ID를 전원 버튼에 내장한 저가 아이폰 투입? (0) | 2020.02.01 |
| IT 기술을 활용한 '코로나 맵', '코로나 바이러스 현황 지도' 주요 정보를 한눈에 (0) | 2020.02.01 |
| 마이크로소프트 실적 발표, 새로운 윈-텔 전성기 시대 (0) | 2020.02.01 |
